设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › VerilogA代码写的模块可以进行PSS+PNOISE仿真吗？ ...

发新帖

查看: 4532|回复: 9

[求助] VerilogA代码写的模块可以进行PSS+PNOISE仿真吗？

孤独的自由

发表于 2018-5-5 14:28:58 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

将PLL的各个模块都写成了VerilogA的代码（包括divider pfd lpf vco等），现在想进行phase noise的仿真，在PSS仿真时报错 PSS不支持由hidden state 模块的仿真。请教一下 VerilogA的代码写的模块可以进行PSS+PNOISE仿真吗？Hidden state 是指什么？全部修改代码合理吗？像计数变量这些应该怎么修改呢？求大神指教啊，谢谢

回复

发表于 2018-5-5 18:53:45 | 显示全部楼层

回复 1# 孤独的自由

spectre-RF 支持纯Verilog-A的模块仿真。

但不是不支持Verilog-AMS

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-5-6 10:55:16 | 显示全部楼层

hidden state，可以看 http://www.designers-guide.org/Analysis/hidden-state.pdf

回复支持反对

孤独的自由

楼主| 发表于 2018-5-7 08:45:27 | 显示全部楼层

回复 2# JoyShockley

你好，谢谢回复。我是用纯Verilog_A写的代码，不能PSS+PNOISE仿真，说有hidden state 不支持。

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2018-5-8 09:28:30 | 显示全部楼层

module前面加一句

(* ignore_hidden_state *)

就可以了。

EETOP创芯人才网简历投递入口

回复支持 3 反对 0

孤独的自由

楼主| 发表于 2018-5-14 17:11:18 | 显示全部楼层

回复 5# 远上寒杉

太谢谢可以了

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2023-5-17 14:27:38 | 显示全部楼层

gaojun927 发表于 2018-5-6 10:55
hidden state，可以看 http://www.designers-guide.org/Analysis/hidden-state.pdf

感谢分享

EETOP创芯人才网简历投递入口

回复支持反对

大神父王喇嘛

发表于 2024-6-28 13:39:37 | 显示全部楼层

远上寒杉发表于 2018-5-8 09:28
module前面加一句

(* ignore_hidden_state *)

感谢分享

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2024-10-22 15:14:05 | 显示全部楼层

远上寒杉发表于 2018-5-8 09:28
module前面加一句

(* ignore_hidden_state *)

感谢分享兄弟

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2024-10-22 16:54:42 | 显示全部楼层

感谢分享

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-29 10:33 , Processed in 0.020578 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表