怎么导入STDCELL的CDL

Pokhara

我也遇到和楼主相似的问题，一是CDL导入不成功，二是symbol和schematic的port对不上
帮顶，同求解答。楼主方便的话可以一起讨论

lmin

回复 11# Pokhara


  对不上可以自己改啊

婴宁哈哈

确实啊，stdcell库里的symbol库，确实有symbol view是对的，也有cmos_sch视图，但是打开看只有引脚，既然这样为什么还要弄这个cmos_sch view 呢。
而且库里的总的.cdl文件不应该导入成schematic，因为你打开.cdl文件看的话，里面是没有单元输出输出端口的定义的，你导入就会有一些引脚错误（详细说来，它只会把写在单元名字后面的第一个端口看做输出，其他全部看做输入，也就是说如果单元有两个以上输出，那它的schematic就一定是错的）。这个问题我LVS的时候made me crazy 了两天。

pkji345

回复 13# 婴宁哈哈


   .SUBCKT NAND0 A B VDD VSS Y*.PININFO A:I B:I Y:O VDD:B VSS:B
MM0 Y A VDD VDD p18 w=40u l=180n m=1 fw=40u
MM1 Y B VDD VDD p18 w=40u l=180n m=1 fw=40u
MM3 net11 B VSS VSS n18 w=32u l=180n m=1 fw=32u
MM2 Y A net11 VSS n18 w=32u l=180n m=1 fw=32u
.ENDS

你可以试下我这种格式，第二行的PININFO就是定义pin的输入输出，一般没定义的时候使默认inputoutput，I是input，O是output，B是inputoutput

pkji345

确实啊，stdcell库里的symbol库，确实有symbol view是对的，也有cmos_sch视图，但是打开看只有引脚，既然这 ...
婴宁哈哈 发表于 2018-4-3 14:01

                               
登录/注册后可看大图

.SUBCKT NAND0 A B VDD VSS Y
*.PININFO A:I B:I Y:O VDD:B VSS:B
MM0 Y A VDD VDD p18 w=40u l=180n m=1 fw=40u
MM1 Y B VDD VDD p18 w=40u l=180n m=1 fw=40u
MM3 net11 B VSS VSS n18 w=32u l=180n m=1 fw=32u
MM2 Y A net11 VSS n18 w=32u l=180n m=1 fw=32u
.ENDS
可以用个我这种格式，PININFO是定义pin是输入还是输出的，没有定义时，默认是inputoutput类型。I和O对应input和output，B是inputoutput

婴宁哈哈

回复 15# pkji345

我也知道那种格式，但是我的smic18 stdcell库里有个给的有所有单元.cdl文件没有*.PININFO那一行。我做LVS的时候是自己修正了才通过的。我是新手做的不规范，不知道规范的LVS咋做。

CmosLgh

cadence 中 Standard Cell 怎么安装

CmosLgh

mpig09 发表于 2014-6-23 14:09
Hi abcn101:

It does have connect line and mos, the size is correct too.

大哥，cadence中怎么导入standardcell，我想看看基本逻辑门电路，可以说中文吗，谢谢

CmosLgh

婴宁哈哈 发表于 2018-4-3 14:01
确实啊，stdcell库里的symbol库，确实有symbol view是对的，也有cmos_sch视图，但是打开看只有引脚，既然这 ...

大哥，你说的好有道理，告诉我怎么导入能看逻辑电路图哇

勇敢的追梦人

Pokhara 发表于 2014-7-5 22:38
我也遇到和楼主相似的问题，一是CDL导入不成功，二是symbol和schematic的port对不上
帮顶，同求解答。楼主 ...

求解答，谢谢