calibre跑lvs时生成的netlist没有pmos

motofatfat · 发表于 2018-3-20 09:58:15

回复 6# pancrasMa

RD 是 research and development 的簡稱
通常是指研發工程師

pancrasMa · 发表于 2018-3-20 16:17:09

回复 10# motofatfat

calibre.zip (135.25 KB, 下载次数: 19 ) 这是calibre.lvs文件，layer的话，我仿过他给的标准单元库和他给的一些gds
文件，都没有pmos

motofatfat · 发表于 2018-3-21 09:58:20

看起來有 rule file 有 PMOS
DEVICE MP(pch_15_mac)
檢查一下 layer 通常 PMOS 要在 NWELL 中
rule file 有 //define ... 根據選用的製程把選項 turn on
把 // 拿掉 , define ... ˋ這個OPTION 就是 ON 的狀態
從各方面試試

motofatfat · 发表于 2018-3-21 10:11:06

還有一點要注意 stream out gds 食有無套用圓廠提供的 layer mapping file 也會有影響

powerboy711 · 发表于 2018-3-21 15:24:41

按着lvs文件对pmos的定义检查版图看看，你应该把版图和lvs文件及错误显示贴图出来也好让大家分析看看！不识别的原因太多了。

pancrasMa · 发表于 2018-3-21 17:32:05

回复 13# motofatfat

好的，万分感谢，我试试看。

pancrasMa · 发表于 2018-3-21 19:21:22

回复 15# powerboy711

好的，我这就发上来，lvs报错的话我发现连pin都没有识别

lvs报错

powerboy711 · 发表于 2018-3-21 20:14:16

本帖最后由 powerboy711 于 2018-3-21 21:12 编辑

个人理解，有说的不对的地方也欢迎指正。
1，版图是与非门再串个非门，和你的电路也不一样啊？
2，版图的pin有VDD,VSS,A1，A2，Z,和你电路的也不一样，版图的pin lable应该根据metal层选择不同metal-pin来标识，比如A1 pin 明显是标到metal2上的，但是看起来选择的层次与其他都一样。3.只显示，active，poly，nwell，sn，sp，层贴图上来看看。

pancrasMa · 发表于 2018-3-22 09:12:32

回复 18# powerboy711

因为pmos无法识别，所以与pmos的连线也无法识别，导致layout netlist只有三个nmos，正常的话应该三个nmos，三个pmos，然后连成与非门与非门。其他图我也可以再贴，但我感觉问题不在这里，如果我的版图pmos没有问题的话，应该netlist里也会有，但现在什么都没有。

powerboy711 · 发表于 2018-3-22 09:45:44

可以对着看看

[求助] calibre跑lvs时生成的netlist没有pmos

站长推荐 /1