verilog RTL coding, of synthesisible code

xiaoyisimonguo

do we have a way to declare mutex, mutually exclusive, in verilog RTL, of synthesizable codeor in Design compiler runs to set constraints?

Many thanks
---------------my RTL code---------
   always @(posedge phck[0] or negedge reset_)
     begin
        if(!reset_)
          begin
             reg_phck[0] <= 0 ;
             reg_phck[1] <= 0 ;
             reg_phck[2] <= 0 ;
             reg_phck[3] <= 0 ;
          end
        else
          begin
               reg_phck[0] <= reg4dq_in[0] ;
               reg_phck[1] <= reg4dq_in[16] ;
               reg_phck[2] <= reg4dq_in[32] ;
               reg_phck[3] <= reg4dq_in[48] ;
          end
  end
   always @(posedge phck_[0] or negedge reset_)
     begin
        if(!reset_)
          begin
             reg_phck[0] <= 0 ;

             reg_phck[1] <= 0 ;
             reg_phck[2] <= 0 ;
             reg_phck[3] <= 0 ;
          end
        else
          begin
               reg_phck[0] <= reg4dq_in[1] ;
               reg_phck[1] <= reg4dq_in[17] ;
               reg_phck[2] <= reg4dq_in[33] ;
               reg_phck[3] <= reg4dq_in[49] ;
          end
  end

-----------------end of RTL code inclusion-----------

When I tried to read in  the code:
read_verilog ../ref/fifo_rtl/readfifo64to4.v
I got the
Error:  /home/dubeeloo/proj/dDesign/DFTcompiler/ref/fifo_rtl/readfifo64to4.v:53: Net 'reg_phck[3]' or a directly
connected net is driven by more than one source, and not all drivers are three-state. (ELAB-366)

but I know phck[0] and phck_[0] are mutually exclusive, they would not have rising edge at the same time

richardxingxing

multi drive，同一个信号不能在多个always里赋值

zsftm

看这意思是要双沿采样？

xiaoyisimonguo

回复 3# zsftm


   yes, 是要双沿采样
没有办法 mutex吗？

zsftm

仿真用的代码这么写是没事的，自己保证不可能同时赋值就可以了。综合用的代码这么写就是多驱了。有phck[0]的2倍频时钟么

xiaoyisimonguo

回复 5# zsftm


   Thank you for replying
没有2倍频， 我可以试一下用 standard cell build

DC 没有mutex吗？像C++ ？

zsftm

没有的。而且dc不做仿真，不会知道设计者的一块电路实现了什么。dc只做结构上的检查。

zhangdq

看看！！！！！！！！！！！！！！

Desingman

看这意思是要双沿采样？

14425324

这是不允许的，应采用双沿写法