关于SAR_ADC电路以及版图设计的问题

wangheng1991

1.关于SAR_ADC电路的问题：         之前设计过一个14bit的SAR_ADC ,采用的单调开关算法的架构（图1），在设计过程中发现，比较器对采样信号影响特别大。如果用理想比较器，ADC的动态性能特别好（前仿真），但是用自己设计的比较器时，发现动态性能变的很差。在debug时发现，如果将在采样时，将采样节点与比较器断开（加入开关），动态性能就会变好（图2）。通过查阅文献，发现这是由于比较器的回馈噪声引起的（比较器的栅端存在寄生电容，而且与输入相关）。不知大家有没有遇到同样的问题，大家时如何解决的，欢迎讨论。

图2

图1

2.SAR_ADC的电容阵列采用分段电容阵列（桥电容），在layout时，桥电容的布局特别重要（减小寄生）。设计的电路前仿真结果达标，但layout后结果特差，流片结果不敢直视啊。求大神推荐电容阵列（桥电容）layout的文献或者方法，也同时欢迎讨论。

nanke

回复 1# wangheng1991

比较器回馈噪声确实是问题，但可以通过减小比较器尺寸/使用预放大器减小，前者增大了offset需要校准或者靠电路消除，后者会增加一点功耗。

至于CDAC版图，大家都想尽可能减小电容来降低功耗减小面积，但做小之后会有工艺失配/寄生电容失配，如果不校准还得看版图工程师的能力。


楼主说下自己的心得或者仿真/测试数据呗。

king0798

老兄用的比较器是怎样的结构？？

xiaowenrun

我也想知道，顶一个

woodhorse

如果速度与功耗要求不高的话，加一级放大器将电容阵列与比较器隔离

wangheng1991

回复 3# king0798

就是普通的两级预放大加正反馈、RS锁存结构，我看一些资料给出的都是一级预放大和正反馈。

wangheng1991

回复 2# nanke


   我们做的这款ADC暂时没有加校正，我也尝试过减小输入对管的尺寸，但发现改善的不是很明显，现在想通过OFFSET消除技术去设计一个比较器。

wangheng1991

回复 5# woodhorse


   你的意思就相当于在电容阵列和比较器之间加入一个buffer，但是像这样的预放大电路也同样存在和比较器相同的问题啊，输入都是栅极，都会有寄生电容的存在。

nanke

回复 8# wangheng1991
是有寄生电容，但是对应节点上的电压变化减小了，没有前置放大器就是0~VDD的电压通过Cg耦合到输入端

liuweihui1015

回馈噪声主要是latch锁存时刻产生，你可以通过加大前置运放放大倍数，减小回馈对输入的影响，但是功耗会增大。