data 和 clk 共享 pad，如何约束使得 STA 分析 data path？

lx1019

一个模块的 rxdat 和 另一个模块的clk 共享一个pad， 在 约束时候在这个 pad 上 create_clock 了。 现在发现 create_clock 使得 STA 不在分析 rxdat 的 时序路径 了。
（如果把 create_clock 取消掉， report_timing 是可以报出 -from rxdat 这条路径的。）

请问大家怎么 即 在这个 pad 上 create_clock ， 又使得 STA 继续分析 以这个pad 为 起点/终点 的timing path？

sdlyyuxi

回复 1# lx1019


   既然是共享，那么肯定有类似MUX的逻辑存在吧？那么把PAD clock 定义在MUX逻辑前的相应输入端吧。

wenjian07

multiple mode应该可以

andywang3791

sdlyyuxi 发表于 2018-1-30 08:36
回复 1# lx1019

你的意思是clock设置在MUX的输入端，rxdat则设置在pad上吗

andywang3791

楼主，这个问题解决了吗？最后是怎么约束的