没有基准的uvlo如何实现？

xhfwithe · 发表于 2017-12-25 16:53:22

您需要登录才可以下载或查看，没有账号？注册

x

各位大神，请教一个问题，就是如何实现没有基准电压的uvlo，这个uvlo的精度可以稍微差一点，应该是利用MOS的阈值电压和电阻来实现。就是当电源电压大于7V时，uvlo报高，小于6V时报低。就是想请问一下电路如何实现啊，谢谢各位的帮忙啊！！

496201530 · 发表于 2017-12-26 09:46:51

齐纳管串连一个二极管是不是就可以了？

122013137 · 发表于 2017-12-26 09:46:56

当电源电压大于7V时，uvlo报高，小于6V时报低

xhfwithe · 发表于 2017-12-26 10:06:51

回复 2# 496201530

关键是这个工艺没齐纳二极管。。。

mikeppq · 发表于 2017-12-26 14:38:41

用vth堆起来，受工艺、温度影响大

xxmule · 发表于 2017-12-26 17:37:41

为什么不能有基准电压呢？

回复 1# xhfwithe

peterlin2010 · 发表于 2017-12-26 22:41:46

各位大神，请教一个问题，就是如何实现没有基准电压的uvlo，这个uvlo的精度可以稍微差一点，应该是利用MOS的 ...
xhfwithe 发表于 2017-12-25 16:53

登录/注册后可看大图

1. 没有zener 能否使用 bjt e-b 反用? 或串diode
2. 使用 mos vth +电阻分压做出类似 zener clamp 电路当然会受VTH 影响.

billlin · 发表于 2017-12-28 13:37:37

很受用

xhfwithe · 发表于 2018-1-5 22:48:59

回复 7# peterlin2010

谢谢您的回复，我还是用了MOS的Vth来做，虽然影响比较大，还是可以接受的。

[求助] 没有基准的uvlo如何实现？