xilinx的K7 FPGA控制SSD。SATA3.0接口物理层OOB模块延时问题

浮城记忆

K7 FPGA实现SATA3.0协议的时候，在OOB模块中发送comreset、comwake、D10.2之后等待时间应该是880us，但是我程序中设置等待880us不好使，反而等待440us，程序可以正常通过，请问哪位大神知道是怎么回事吗，非常感谢！

昶橙子

您好，我想请教您一个问题。我用k7的板子做SATA，现在oob中设备一直没有回馈cominit信号是怎么回事？

sayangcinta

回复 1# 浮城记忆


     thanks for sharing

Danieliu

回复 2# 昶橙子


   您这个问题解决了吗，我遇到同样的问题。