在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4454|回复: 2

[求助] vcs core dump

[复制链接]
发表于 2017-9-1 15:46:58 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
用vcs仿真的时候是不是出现如下信息:Warning: Incorrect SIGSEGV signal handler override detected.
                Signal handler at address 0x7f07fb32e7a0 seems to be overriding VCS signal handler
                without setting SA_SIGINFO flag in the handler. Some VCS functionality will be lost.

Info: Most likely PLI or third party library seems to be overriding VCS SIGSEGV Signal Handler.
                Please check PLI or third party library at address 0x7f07fb32e7a0 .
Note: Execution of simv exited with code 255
CPU time: 5.700 seconds to compile + 1.639 seconds to elab + .448 seconds to link + 95.678 seconds in simulation
make: *** [vcs] Error 255


vcs用的是2014版本,verdi是2016版本,是不是verdi版本不兼容引起的问题啊
发表于 2017-9-1 23:44:49 | 显示全部楼层
verdi 2016 支援 vcs 1412 1509 1606 建議使用verdi1403 vcs1403 最穩當
 楼主| 发表于 2017-9-2 13:47:56 | 显示全部楼层
回复 2# timtim016801

谢谢啦,我试一下
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-9-22 05:40 , Processed in 0.013583 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表