在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7079|回复: 12

[求助] 4-8分段 SAR ADC 测试结果求助

[复制链接]
发表于 2017-4-27 18:51:34 | 显示全部楼层 |阅读模式
100资产
各位大神,
   本人小硕,学生期间做了一个12bit  SAR ADC,没有经验,测试结果较差。
   SAR ADC采用的是电容型的CDAC 4-8分段,LSB去8位,MSB取4位。
   仿真结果有70dB。
   但是测试结果中DNL问题较大,信噪比也不好,求助大神们这是什么原因。
    3_DNL.bmp
























SNR测试结果 1000000点

SNR测试结果 1000000点


SNR测试结果1000000点

SNR测试结果1000000点
3_DNL.bmp
3.bmp

最佳答案

查看完整内容

除非你单位电容取得非常大,MSB取4位,基本不可能满足12bitADC的DNL要求。 DNL最大误差发生在MSB中间值跳变。误差的标准偏差大约是: sqrt(15)/16*单位电容的标准偏差*Vref。 12bit的DNL, 要求 < 1/2^13*Vref。考虑Yield,那要 3*sqrt(15)/16*单位电容标准偏差 < 1/2^13, 也就是你的单位电容标准偏差要 < 1/(3*sqrt(15)*2^9). 大约是0.017%,你看看你的工艺要多大的电容才能做到。 ...
发表于 2017-4-27 18:51:35 | 显示全部楼层
除非你单位电容取得非常大,MSB取4位,基本不可能满足12bitADC的DNL要求。
DNL最大误差发生在MSB中间值跳变。误差的标准偏差大约是: sqrt(15)/16*单位电容的标准偏差*Vref。
12bit的DNL, 要求 < 1/2^13*Vref。考虑Yield,那要 3*sqrt(15)/16*单位电容标准偏差 < 1/2^13,
也就是你的单位电容标准偏差要 < 1/(3*sqrt(15)*2^9). 大约是0.017%,你看看你的工艺要多大的电容才能做到。
发表于 2017-4-27 22:39:34 | 显示全部楼层
MSB,MSB-1的电容不准吧,看INL分段了。
 楼主| 发表于 2017-4-27 22:39:36 | 显示全部楼层
自己先顶顶,仿真没有仿出问题,测试问题比较严重。不知道这种LSB和MSB测试结果是由于寄生还是失配引起。 分段处出问题的概率较大。 大家又遇到过这样的情况不。   是由于LSB和MSB之间的跨接电容失配引起还是MSB电容之间的失配引起。
 楼主| 发表于 2017-4-28 08:50:12 | 显示全部楼层
回复 2# xy85061182


    您好!这个仿真和后仿真都没有仿真出来。 测试的时候测了好多颗,INL/DNL的表现都是这样子。
    版图设计中,LSB 8个电容,做了中心匹配。    MSB 4个电容,做了中心匹配。
    然后LSB8个电容放在一边, MSB 4个电容放在另一边。  跨接的电容房子LSB电容阵列和MSB电容阵列之间。
发表于 2017-4-28 10:09:59 | 显示全部楼层
同求,我做的adc的inl结果在中间段也达到正负5LSB,不过区别就是中间的小坑不是方形的而是三角形的,求问原因。请问是结构的原因还是失配的原因呢?如果是电容失配是随机失配的原因还是因为版图匹配不够完美呢?测了5颗芯片,dnlinl形状基本都是一致的。
还有请问有是否有人用这个传统48分段不加调校做到过有效位11位以上的呢?如果有的话请问高4位的电容是采用什么方案匹配的?
发表于 2017-8-10 08:31:26 | 显示全部楼层
楼上精辟
发表于 2017-8-10 19:45:23 | 显示全部楼层
楼主怎么测试的?我的结果更差
 楼主| 发表于 2017-8-11 17:11:07 | 显示全部楼层
回复 6# xting


    您好,我的MSB四个电容是16,32,64,128个单位电容,不是1,2,4,8
发表于 2017-8-12 11:00:49 | 显示全部楼层
本帖最后由 zzl2010110 于 2017-8-12 11:10 编辑

楼主最好提供详细一点的信息,只看DNL和INL,可能问题,一个是次高位的match不好,导致在次高位有较大的error,还有一个可能是次高位没有settle好,这个可以降速排除
另外楼主的分段电容怎么取的,高四位怎么会是16,32,64,28,
最好给出从高位到低位的电容分布还有单位电容取多大,低位取8位,寄生电容有多大,有特殊考量吗?楼主可否把DNL图在256这个点放大,同样还有1024处也放到看一下
看楼主的图,在256处DNL比较差,显然分段电容有error
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 12:35 , Processed in 0.022522 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表