在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3229|回复: 7

[求助] 模块之间的信号在送出去之前都要打一拍,输入到一个模块也要打一拍吗

[复制链接]
发表于 2017-7-15 08:35:56 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
求大佬解答
发表于 2017-7-15 10:09:03 | 显示全部楼层
是同一个时钟域就不用了
发表于 2017-7-15 10:58:06 | 显示全部楼层
回复 1# 哈哈1234

regin regout 是比较好的习惯,有利于timing 收敛,当然具体问题还是可以具体分析的。
发表于 2017-7-15 16:50:02 | 显示全部楼层
回复 3# arthur_wang_orz


   同意3楼观点,尤其是输出信号要接的后级模块很多(扇出比较大)的时候,用reg输出比较利于时序。
当然,具体问题还是得具体分析。
发表于 2017-7-15 18:16:35 | 显示全部楼层
回复 2# 谁枫而飘

同意你的说法,否则延时太长。
发表于 2017-7-18 22:03:06 | 显示全部楼层
看你模块的timing紧不紧,不紧其实没有必要,如果是async interface最好做成regin regout
发表于 2017-7-19 09:10:30 | 显示全部楼层
强力推荐reg out,不然到系统集成之后,综合timing上不去你就闹心了,reg in倒好说
发表于 2017-7-19 10:34:34 | 显示全部楼层
这主要看你模块在chip中的层次,如果是作为一个harden的话,肯定要寄存输出,当然输入寄存要是能做当然最好。如果模块是比较小的或者在和hierarchy中比较low,则可以不寄存输出,当然前提timing没问题。
另一个,针对跨时钟域的信号一个要寄存输出,这样消除源时钟域毛刺对cdc单元的影响。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 10:00 , Processed in 0.024907 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表