版图跑LVS的时候提示supply error detected怎么解决

Russoul · 发表于 2017-7-12 19:20:49

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 Russoul 于 2017-7-12 19:25 编辑

DRC通过但是LVS提示supply error detectded 要如何解决

我为了简化连线好几个PMOS的衬底没有直接用metal 1连接到最上面的VDD，而是在衬底的metal 1上直接打label 是这个问题吗？ layout里同样的label只能打一次吗？求高人指点谢谢谢谢谢

Russoul · 发表于 2017-7-12 19:23:46

用的 cadence virtuoso

jhdu · 发表于 2017-7-13 08:49:05

回复 2# Russoul

1. label 需要加：
2. virtual connect colon 这个option 没有设成YES

Russoul · 发表于 2017-7-13 12:33:09

回复 3# jhdu

同名字的label超过1个就都要加“：”吗？如果没有重名的label 不加“：”也是正确的

jhdu · 发表于 2017-7-13 17:18:33

回复 4# Russoul

看情况，如果两条net没有连起来就需要加：,同时你的virtual connect colon 要设成YES；如果是连起来就不需要，而且打多少个同名的label都没关系

Snowy2016 · 发表于 2017-7-13 18:01:36

也可以不加“：”，把Virtual connect name 设置为“？”就可以了，表示只要同名就默认互联。不过这个option有风险，wholechip最好关掉。

jdh215933 · 发表于 2022-10-7 14:04:22

我遇到的几种情况：1.lable层没打对 2.VCC和GND没注意接到一起去了（找了半天）

koukouni · 发表于 2022-12-14 16:39:33

这种情况就是电源地有问题，还是注意一下比较好

zwy越 · 发表于 2023-3-27 19:58:36

jdh215933 发表于 2022-10-7 14:04
我遇到的几种情况：1.lable层没打对 2.VCC和GND没注意接到一起去了（找了半天） ...

metoo

[求助] 版图跑LVS的时候提示supply error detected怎么解决