设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › sdc约束文件到底该怎么确定
返回列表 发新帖
查看: 3299|回复: 6

[求助] sdc约束文件到底该怎么确定

[复制链接]
计日程功
发表于 2017-7-7 14:40:25 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x


想问一下没有人给订目标，verilog写好之后，那么复杂怎么确定uncertainty,clock_transition,max_transition,max_fanout，输入延时，输出延时,这写东西都需要设计者都自己一点一点的计算吗？本人小白，看到书中写的都是一个小模块，具体电路是那样的都能知道，但是复杂了之后，就混乱了，哪位大神来解答一下
回复

举报

江山无限辉
发表于 2017-7-7 18:10:41 | 显示全部楼层
一般先约束主时钟，有问题再根据问题约束其它
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

计日程功
 楼主| 发表于 2017-7-7 19:55:10 | 显示全部楼层
本帖最后由 计日程功 于 2017-7-7 19:57 编辑

回复 2# 江山无限辉


  只需要约束时钟频率吗？这样的话不就成理想情况了吗？一般没有错误吧！
回复 支持 反对

举报

大林
发表于 2017-7-7 20:20:36 | 显示全部楼层
首先约束主时钟，也就相当于告诉编译器你的设计工作在什么频率，还有就是输入输出的io约束了，如果设计没什么问题，其他的一般可以不考虑。如果是高速接口，那就另当别论了。
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

jojenwong
发表于 2021-6-16 10:55:43 | 显示全部楼层
学习了
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

smarthb
发表于 2021-6-18 11:23:37 | 显示全部楼层
同意以上几楼的，首先是时钟约束，然后根据需求约束false path，output/input delay等，更深层的可以约束multi-cycle，register-location等；添加哪些约束，根据需求和编译器的时序分析结果来进行。
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

dqwuf2008
发表于 2021-6-23 21:33:07 | 显示全部楼层
你们把约束想得太简单了
EETOP创芯人才网简历投递入口
回复 支持 1 反对 0

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-19 21:32 , Processed in 0.020858 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表