写eMMC块时，dat[0]线返回“101”CRC校验错误，可能是什么原因呢？

fkl523

如图是用xilinx的chipscope抓到的波形，可以看到dat[7]线在写块结束后竟然一直为低，这也是不合常理的，没在协议上看到dat[7]拉低表示什么含义。

同样的512字节数据，我仿真了下，CRC16计算的和chipscope抓到的一样啊，也即不应该是CRC计算错了。






希望做过的前辈给些指导建议吧，谢谢大家

xianbinrao

看时序，注意建立保持时间

inrtpnhn

回复 1# fkl523

你好，请教一个问题啊，EMMC只作为存储用，不做为启动，初始化波形如下：
包含CRC的CMD0为48’h400000000095;
包含CRC的CMD0为48’h4140FF808089;
发现发送完CMD1后设备始终无应答，给给些建议么，
初始化时钟为200K。

fkl523

回复 3# inrtpnhn


   Hi, 40FF8080就是CMD1的应答啊，只不过仍然busy而已，你现在调到哪一步了？

inrtpnhn

回复 4# fkl523
不是啊，上面的是仿真的波形，其中 cmd_dir 信号为1时，表示FPGA输出给emmc芯片，也就是FPGA发命令。[size=14.1176px]当 cmd_dir 信号为0时，代表FPGA接收应答，上板子后真实情况是：发完CMD0后延后8个时钟，接着发CMD1，5个时钟后一直接收不到东西啊，CMD线一直为高，不行从何查起了？你调到哪步了兄弟？我QQ号：474946724，加下一起讨论下呗！！！！！

inrtpnhn

回复 1# fkl523
你好 ：     你的问题解决了么，我也遇到了和你一样的问题，但是写校验一直101啊，你是怎么解决的。。。。。

芝麻糊

关于写eMMC块时，dat[0]线返回“101”CRC校验错误有三个方面的原因：
①数据写入的CRC校验算法确实存在错误；
②emmc器件对应地址的块已损坏；
③emmc器件在写入时，时钟的上升沿不处于写入数据的稳定时间，也就是时钟沿与数据同时跳变，导致数据写入不稳定，从而影响CRC校验，这种情况在Bus线上存在上拉时尤为明显。