在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6625|回复: 12

[求助] 关于bg电阻trimming引起的PSRR下降问题

[复制链接]
发表于 2017-6-7 16:03:58 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请教前辈们,是否遇到过同样的问题,以及比较好的解决方案

bg

bg

trimming_block

trimming_block

decoder_4to16

decoder_4to16

and

and

inv

inv

第一张图为bg的部分sch
第二张图为trimming block内部sch
第三张图为4to16 decoder内部sch
第四张图为与门内部sch
第五张图为非门内部sch
电源VDD上的波动通过非门到SW选通信号,进而影响Iptat,最终影响VBG,极大的降低了PSRR,请问各位前辈是否有好的建议
发表于 2017-6-8 02:18:05 | 显示全部楼层
你需要把你的开关show出来,另外和电阻的链接关系用草图画出。 trimming的电阻选择不合适。。
 楼主| 发表于 2017-6-8 08:45:45 | 显示全部楼层
回复 2# TianBian365


    812964533980453022.jpg
如图所示
发表于 2017-6-8 09:37:11 | 显示全部楼层
这样电路容易清楚,你用开关内阻来短接一个小step电阻,那么需要开关电阻要比step电阻小的多。
你的设计问题:
1. 由于 短接电阻的点位约0.7V左右,所以无需 cmos TG,仅仅nmos即可,该处pmos 始终是cut-off的。
2. 减少开关的数目, 开关短接的电阻数目可以1/2/4/8. 无需额外译码。这样开关减少到1/4.

其实这不是问题,关键你triming的电阻很敏感,且阻值小,对设计的性能影响很大,不建议triming该电租,改成其它电阻。。
发表于 2017-6-8 15:06:44 | 显示全部楼层
楼上的建议都很有道理

楼主,你说的:电源VDD上的波动通过非门到SW选通信号,进而影响Iptat,最终影响VBG。
不大可能吧,SW选通信号接的是开关的栅极,怎么影响的Iptat。、
就算串扰过去影响,也只是很高的频率部分,怎么样也不会影响到100K以下的psrr
发表于 2017-6-8 15:35:49 | 显示全部楼层
vdd上波动当然能通过sw直接耦合至bg输出了。。trimming时无法避免。我们仿真的时候,都是把选定register相关电阻拉粗来,不要sw进行仿真的。但事实上,我觉得我们的做法都不是真实应用环境,所以看到的pssr其实并不代表真实情况。。但又没有好的解决方法。。除非不用register,直接用otp烧不同值测试,最终选择合适电压,烧死,避免通过sw耦合。。
发表于 2017-6-8 15:38:38 | 显示全部楼层
哦,otp也是sw,也不行。。。。还是等大神吧。。
 楼主| 发表于 2017-6-8 17:48:27 | 显示全部楼层
回复 4# TianBian365


    非常感谢您的建议,我会认真考虑
 楼主| 发表于 2017-6-8 17:50:24 | 显示全部楼层
回复 5# king0798


    应该是通过影响SW的电阻值从而影响Iptat,进而传递到VBG
 楼主| 发表于 2017-6-8 17:52:09 | 显示全部楼层
回复 7# hehuachangkai


    还是非常感谢您的回复
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 06:29 , Processed in 0.021104 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表