ISE综合遇到的问题

昶橙子 · 发表于 2017-5-8 09:14:46

您需要登录才可以下载或查看，没有账号？注册

x

ERROR:Xst:1706 - Unit <DDR3IF32bit_testTOP>: port <C> of FF/Latch <flowCTL_i/async_fifo_rd_en2> has no source
新手请教一下大家~万分感谢

菜鸟要飞 · 发表于 2017-5-8 09:21:15

这不是没读使能吗？

昶橙子 · 发表于 2017-5-8 09:25:55

回复 2# 菜鸟要飞 但我程序里明明有读使能，会不会是工程太大，没有资源了？

菜鸟要飞 · 发表于 2017-5-8 09:52:06

回复 3# 昶橙子

没报告资源不够，应该够吧

昶橙子 · 发表于 2017-5-8 09:55:50

回复 4# 菜鸟要飞
那是什么问题？单综合那个模块也没有问题，整个大工程就报错了。谢谢您了

xyzraincold · 发表于 2017-5-8 10:08:04

读使能信号外面模块连接的时候出现了虚接的现象，那个信号可能是信号名写错了或者其它原因导致的空接

[求助] ISE综合遇到的问题