在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5801|回复: 16

[求助] 电压比较器DC输出上升慢

[复制链接]
发表于 2017-5-5 14:37:22 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 tang66521 于 2017-5-5 14:41 编辑

QQ截图20170505143254.png
比较器结构为普通的二级运放,且输出有逐级放大的四级反相器.如图所示,上面为比较器输入曲线,测试时是DC输入,Vin step 1mV增加,下图为反相器输出的测试结果,A、B两点大约15mV。可以看出输出不是直接从0变化到VDD ,有个“缓慢”的上升过程,请问有人遇到过这种情况吗,或者说电路出现什么改变的时候,输出会出现这种情况?个人认为不是offset的影响,只是想不通经过四级反相器输出怎么会出现这种情况。
 楼主| 发表于 2017-5-5 15:07:45 | 显示全部楼层
有人有想法吗
发表于 2017-5-5 18:14:28 | 显示全部楼层
问一个问题,你上图是整个统计结果,还是单个结果?比如,当输入为固定电平vref+10mV时,输出始终达不到VDD吗?
 楼主| 发表于 2017-5-5 18:33:38 | 显示全部楼层
单个结果,输出是稳定的,如果输入在AB中间,输出达不到VDD,给的输入是DC,所以不存在建立时间的问题
发表于 2017-5-5 23:07:26 | 显示全部楼层
不知道
发表于 2017-5-6 11:57:48 | 显示全部楼层
有可能是仿真器精度过低,尝试提高精度试试。
 楼主| 发表于 2017-5-8 08:49:29 | 显示全部楼层
回复 6# kenlino


   不是仿真,是测试时发现的
发表于 2017-5-8 09:00:38 | 显示全部楼层
从图中只能知道比较器增益不够
 楼主| 发表于 2017-5-8 09:05:15 | 显示全部楼层
回复 8# JohnHilo

是的,如果从结果倒推的话是由增益太小导致的,但是想着后面有四级逐级递增的反相器,又觉得不可能。。。
发表于 2017-5-8 09:16:37 | 显示全部楼层
回复 9# tang66521


    反向器很多情况下只是让0-vdd更加饱和,对于上升速度的并不是万能的。如果前级比较器增益不够,输出电压变化缓慢甚至输出摆幅很低。即使有inverter效果也不会好(要清楚mos的本质是voltage control current source才能对设计更加了解)。我觉得要想有小的over-drive(所谓的上升速度),还是要侧重于比较器本身而不是inverter这样的欺骗手法。你可以把两级放大器换成正儿八经的比较器设计,比如带正反馈的 或者使用latch结构。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 10:11 , Processed in 0.023711 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表