sigma delta作dft分析,所取点数对结果的影响

chafenfa · 发表于 2017-4-5 08:49:29

本帖最后由 chafenfa 于 2017-4-5 08:53 编辑

我目前在做一个五阶前馈1.5bits量化的sigma delta调制器，将它的输出数据在cadence中做DFT分析，输入频率是1k，OSR为256，作dft分析时，输入频率是按fin=fs*m/(2^n)这个公式来算的，应该是在bin点上，加的是hanning窗,当取点数为65536时，SNR有109dB,但当点数为131072时，SNR就降到了68dB，请问各位这是什么原因造成的呢？请多多指教

，DFT的结果图及设置如下，当点数为65536时
sigma10 128ms.PNG

点数为131072

可以很明显的从结果图看出，信号频率周围的谐波变多了，导致了SNR的下降，但是为什么会出现这种情况呢，不是取的点数越多就越可靠吗？

fuyibin · 发表于 2017-4-5 08:49:30

本帖最后由 fuyibin 于 2017-4-5 10:07 编辑

回复 1# chafenfa

这看上去是频谱泄漏造成的。应该是仿真输入信号频率设置的问题。
采用相干采样就能避免类似问题，只要矩形窗就可以了。输入频率=质数/fft点数*采样频率。
对于65536点， fin=131/65536*512KHz=1.0234375KHz
对于131072点， fin=257/131072*512KHz=1.00390625KHz

还有一个开始做FFT的时间不要设在0s，你的电路一开始需要有个稳定时间，一般是让他正常工作几个周期以后才开始取点做FFT
所以仿真时间要加长一点，不要卡的刚刚好

chafenfa · 发表于 2017-4-6 19:41:26

非常感谢您的回复，输入频率我也是按照您写的那个公式算的，输入频率=质数/fft点数*采样频率，可是这个质数的取值是不是应小于 fft点数/（2*OSR）,也就是对于上面两种情况，应取127和253，算出来的输入频率小于1k，而且据我了解sigma delta 的频谱分析一般是加汉宁窗，矩形窗抑制频谱泄露的效果好吗？还请您多多指教

fuyibin · 发表于 2017-4-10 09:04:53

非常感谢您的回复，输入频率我也是按照您写的那个公式算的，输入频率=质数/fft点数*采样频率，可是这个质数 ...
chafenfa 发表于 2017-4-6 19:41

登录/注册后可看大图

取什么质数是有想要的输入频率来决定的，127和253也没问题，都是接近1K的一个频率
矩形窗是对ADC输出的data不做处理，直接FFT分析
因为输入频率是我们仔细计算过的，理论上不应该有频谱泄漏
加窗是ADC输出data在时域乘一个窗函数，为了抑制所分析的这一段data不是完整的信号周期导致的频谱泄漏问题，比如抓的1ms的data含有10.5个信号周期，用来做FFT就必然有频谱泄漏。这时候就要加窗函数，让这段周期信号慢慢截断，不要这么突兀的到10.5个周期就突然没有了。加窗导致的副作用就是信号频点上的能量被分散到左右几个bin上，计算SNR时就要把这几个bin上的能量在累加起来算做信号能量。
但是经过计算的输入频率是不存在频谱泄漏，而且仿真通常时间比较短，所以频谱分辨率较低，信号在低频是一共没有几个bin，加窗后计算困难。
实际测试时，通常加窗，因为输入频率设置不能非常精确，而且会去很长的data，适合使用窗函数来抑制频谱泄漏

laoying521 · 发表于 2022-4-4 22:33:03

你好，你的1.5bit，量化器输出是经过什么逻辑到vout呢？

Wad2205 · 发表于 2022-12-26 10:55:28

想问下，多位量化的量化器输出是经过什么逻辑到vout进而进行fft计算呢？

auch0311 · 发表于 2023-8-25 14:59:28

谢谢

[求助] sigma delta作dft分析,所取点数对结果的影响

最佳答案

站长推荐 /2