在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: xhwubai

[讨论] FINFET为什么能抑制short channel effect啊?

[复制链接]
发表于 2014-8-28 10:18:17 | 显示全部楼层
finfet彻底消除了latchup 效应,不用加tapcell,
发表于 2016-1-21 15:13:09 | 显示全部楼层
学习了。
发表于 2017-3-6 22:03:30 | 显示全部楼层
good 学习了
发表于 2017-3-22 10:58:23 | 显示全部楼层
对于平面晶体管,gate对channel的控制只有靠近gate oxide的比较薄的区域,远离gate oxide的bulk区域就会成为leakage通道。
对于FinFET,因为gate对Channel三面都包围,所以对channel的控制能力很好,漏电流只能从Fin的下面流过,而那边电流比较小。
发表于 2017-7-10 17:51:11 | 显示全部楼层
好的。谢谢
发表于 2017-7-19 14:45:46 | 显示全部楼层
学到了很多知识
发表于 2018-6-3 20:48:44 | 显示全部楼层
1. leakage path往往发生在远离沟道栅氧的地方(Gate对该处的控制能力较弱),减薄沟道厚度就可以减少leakage,基于此原理,出现了平面ultra-thin body(FD-SOI)和立体鳍式沟道(3D FinFET)。
2. MOS本身是Gate和Drain控制力协调的结果,其发展本身原则是增加栅极控制力,削弱漏极控制力。所以在平面时代,针对gate端增强进行了诸如GOX,栅极氮化等优化,针对源漏进行untra-shallow junction,thermal control等方式。进入到FinFET时代,源漏采用应力工程,其profile,Conc.的优化也可以改善DIBL
发表于 2018-6-21 13:44:46 | 显示全部楼层



FROM KKNEWS

FinFET称为鳍式场效电晶体(FinField-EffectTransistor;FinFET)是一种新的互补式金氧半导体(CMOS)电晶体。
闸长已可小於25奈米。该项技术的发明人是加州大学伯克利分校的胡正明教授。
Fin是鱼鳍的意思,FinFET命名根据电晶体的形状与鱼鳍的相似性。

发明人
该项技术的发明人是加州大学伯克利分校的胡正明(ChenmingHu)教授。
胡正明教授1968年在台湾国立大学获电子工程学士学位,1
970年和1973年在伯克利大学获得电子工程与计算机科学硕士和博士学位。现为美国工程院院士。
2000年凭藉FinFET获得美国国防部高级研究项目局最杰出技术成就奖
(DARPAMostOutstandingTechnicalAccomplishmentAward)。
他研究的BSIM模型已成为电晶体模型的唯一国际标准,培养了100多名学生,许多学生已经成为这个领域的大牛,
曾获Berkeley的最高教学奖;於2001~2004年担任台积电的CTO。


在2011年初,英特尔公司推出了商业化的FinFET,使用在其22纳米节点的工艺上。
   从Intel   Core  i7-3770之後的22纳米的处理器均使用了FinFET技术。
由於FinFET具有功耗低,面积小的优点,台湾积体电路制造股份有限公司(TSMC)等主要半导体代工已经开始计划推出自己的FinFET电晶体],为未来的移动处理器等提供更快,更省电的处理器。从2012年起,FinFET已经开始向20纳米节点和14纳米节点推进。


SOI和体矽的FinFET器件具有相类似的性能,体矽FinFET器件的制备流程将更为复杂。
在SOI晶圆上,氧化埋层隔离了分立的电晶体,而在体矽器件中,隔离作用则必须通过晶圆工艺来形成。
我们将证明,由於体矽FinFET工艺更为复杂,使得器件的差异性达到SOI的140%~160%,
并会对制造和工艺控制产生严峻的挑战。

虽然SOI基片更为昂贵一些,但更为复杂的体矽FinFET工艺成本的增加大体上已抵消了这部分开销,
从而使得在大批量生产时其成本能与体矽工艺大体上相当。



当半导体业界向22nm技术节点挺进时,
一些制造厂商已经开始考虑如何从平面CMOS电晶体向三维(3D)FinFET器件结构的过渡问题。

与平面电晶体相比,FinFET器件改进了对沟道的控制,从而减小了短沟道效应。平面电晶体的栅极位於沟道的正上方,
而FinFET器件的栅极则是三面包围着沟道,能从两边来对沟道进行静电控制。


...

虽然说台积电TSMC 的7nm工艺在技术节点与英特尔的10nm非常相似,
但台积电已经大有赶超英特尔之势。
7nm制程的FinFET工艺最快要到明年才能面世,7nm也是FinFET工艺的极限,再往下的节点只能看EUV光刻机。

    當半導體業界向22nm技術節點挺進時,一些製造廠商已經開始考慮如何從平面CMOS電晶體向三維(3D)FinFET器件結構的過渡問題。與平面電晶體相比,FinFET器件改進了對溝道的控制,從而減小了短溝道效應。平面電晶體的柵極位於溝道的正上方,而FinFET器件的柵極則是三面包圍著溝道,能從兩邊來對溝道進行靜電控制。

原文網址:https://kknews.cc/zh-tw/news/prem2z.html
當半導體業界向22nm技術節點挺進時,一些製造廠商已經開始考慮如何從平面CMOS電晶體向三維(3D)FinFET器件結構的過渡問題。與平面電晶體相比,FinFET器件改進了對溝道的控制,從而減小了短溝道效應。平面電晶體的柵極位於溝道的正上方,而FinFET器件的柵極則是三面包圍著溝道,能從兩邊來對溝道進行靜電控制。

原文網址:https://kknews.cc/zh-tw/news/prem2z.html當半導體業界向22nm技術節點挺進時,一些製造廠商已經開始考慮如何從平面CMOS電晶體向三維(3D)FinFET器件結構的過渡問題。與平面電晶體相比,FinFET器件改進了對溝道的控制,從而減小了短溝道效應。平面電晶體的柵極位於溝道的正上方,而FinFET器件的柵極則是三面包圍著溝道,能從兩邊來對溝道進行靜電控制。

原文網址:https://kknews.cc/zh-tw/news/prem2z.html

當半導體業界向22nm技術節點挺進時,一些製造廠商已經開始考慮如何從平面CMOS電晶體向三維(3D)FinFET器件結構的過渡問題。與平面電晶體相比,FinFET器件改進了對溝道的控制,從而減小了短溝道效應。平面電晶體的柵極位於溝道的正上方,而FinFET器件的柵極則是三面包圍著溝道,能從兩邊來對溝道進行靜電控制。

原文網址:https://kknews.cc/zh-tw/news/prem2z.html
发表于 2018-9-28 14:45:07 | 显示全部楼层
您好,能详细介绍一下HKMG的制程吗?给你红包哦
发表于 2018-11-8 11:23:03 | 显示全部楼层
到底是怎么样的啊?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 10:00 , Processed in 0.025707 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表