条件判断语句能否这样嵌套使用

daneast · 发表于 2017-1-14 13:54:35

您需要登录才可以下载或查看，没有账号？注册

×

assign addr=a? addr_a : (b?addr_b : 30'd0);addr_a和addr_b都是[29:0]，这个宽度的wire能否使用嵌套的条件判断语句赋值，时序逻辑部分200M速率。

ahua089403 · 发表于 2017-1-15 22:36:40

语法上是没有问题，30bit位宽的话组合逻辑可能会比较多一些
如果FPGA资源利用较多，这里200M的时序可能不好跑过

只要时序没有违规，就能直接使用
这里有时序违规的话，考虑下是否可以打流水

越远 · 发表于 2017-1-16 17:40:21

看仿真结果。

Timme · 发表于 2017-1-16 21:06:14

FPGA：可以，已经是最快写法。
ASIC：假如a、b是独热的，那写成Sum-of-Product（先“与”再“或”）会更快一点喔

账号		自动登录	找回密码
密码			注册

[讨论] 条件判断语句能否这样嵌套使用