在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3524|回复: 6

[讨论] calibre hier 和flat

[复制链接]
发表于 2016-11-4 15:49:06 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
遇到个奇怪的问题,顶层的calibre  hier的lvs是过的,跑flat的时候不过,但是跑flat的时候在GROUND nets加入 VSS_1 加可以过了(VSS_1是顶层的一个ground,还有一个ground VSS_2 ,psub已经画好了)。
请教下,这种情况一般是什么原因呢?
发表于 2016-11-4 19:55:41 | 显示全部楼层
具体报的什么错
 楼主| 发表于 2016-11-5 19:00:10 | 显示全部楼层
回复 2# okfunny


   报一些内部模块net的错,单独跑模块是可以过的。
发表于 2016-11-5 19:07:22 | 显示全部楼层
global  net 定义的问题, 检查netlist的
定义
 楼主| 发表于 2016-11-7 09:44:36 | 显示全部楼层
回复 4# libfeng


   我也怀疑是ground net的定义,现在是ground net填入layout中用的VSS的名字就可以过了,不知道有没有问题
发表于 2016-11-10 17:05:35 | 显示全部楼层
H-cell里面的 match cell by name选项 沟掉
发表于 2023-10-18 11:43:24 | 显示全部楼层
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-28 22:48 , Processed in 0.017412 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表