奇怪的芯片问题

hszgl · 发表于 2016-10-15 16:34:07

回复 40# peterlin2010

我用的时候感觉还行。

silverpuma · 发表于 2016-10-17 09:43:39

回复 39# hszgl

上面是三极管，下面是Zener，Zener都是单独的阱。

silverpuma · 发表于 2016-10-17 09:44:55

回复 40# peterlin2010
还行，只要电压、电流精度要求不高，用起来蛮方便的。

xiaowanzi88 · 发表于 2016-10-17 13:08:18

回复 36# silverpuma
看了一下FIB方案,存在值得考虑的地方
1)短接掉,而非断开Zener 连接关系。如果有沉底噪声还是会耦合上来。
2）就这个电路本身而言，若不是这处引入的噪声。接下来要怀疑反偏的Zener支路。
2.1）nwell电阻在VDD处作用何在？nwell实际耐压多高？VDD处存在较多高频毛刺，而上华工艺的nwell电阻若用于AC响应的地方，存在漏电
2.2）反偏Zener若想得到稳定电压，偏置电流很关系，查阅一下PCM参数。Zener静态电流通常在10uA~1mA之间。上华PCm参数以10uA为标准。
通常这路电流会用高阻多晶限流。
2.3）隔离HVMOS，上华部分工艺里面BS在版图上就是短接，而Symbol上的B端，其实只是Psub环电位。需要核实一下时候对应上连接关系。

silverpuma · 发表于 2016-10-17 14:54:14

本帖最后由 silverpuma 于 2016-10-17 14:55 编辑

回复 44# xiaowanzi88
nwell电阻我们的确吃过一次亏，按照他的design rule画，漏电了，后来自己分析改成高压画法，耐压就正常了。另外ISO管子也吃过亏，这个都在版图中是相当的注意。[size=13.3333px] [size=13.3333px] 这里有另外一个量产的，一个类似的结构电路，用的上华bcd工艺做的，性能就蛮好的。
[size=13.3333px]

[size=13.3333px]    区别在于：1> Zener的偏置电流都是高压BANDGAP产生的。
[size=13.3333px]                   2> 电阻采用的都是poly电阻。
                     其他都和出问题的电路一样，不知道为什么这个就可以。

   那个项目我准备找个机会重新做一版了，实在是改不动了啊，非常感谢。

xiaowanzi88 · 发表于 2016-10-17 15:52:33

回复 45# silverpuma

其实,我直观上,更觉得反偏Zener那路的电流不恒定,造成了Gate电压的抖动.
我遇到过Zener设置电流1uA时候,Zener输出电压跳动的情况,查了PCM,我都要哭死了.后来全部设置到10uA.
但你遇到的问题不是电流偏小,而是偏大.况且还有一个极其容易漏电的Nwell顶在上面.
下次流片最好留出ProbePAD,不行就扎针测试,找出关键问题所在.

silverpuma · 发表于 2016-10-17 16:22:37

回复 46# xiaowanzi88

嗯，你的说法非常有可能。非常感谢你这几天的解释，让我获益匪浅

。等以后有机会验证重新验证后，再来回复此贴。

zjzhang1124 · 发表于 2016-10-17 17:23:25

回复 16# silverpuma

可以大概率怀疑封装问题

silverpuma · 发表于 2016-10-17 17:44:40

回复 48# zjzhang1124

重回CP，示波器已经观察问题了，而且COB测试也是同样的结果。所以封装一说，应该有点影响，但是不是主要原因。

frankobvip · 发表于 2017-12-5 15:53:21

感谢分享，期待后续有验证的机会~~

[求助] 奇怪的芯片问题

站长推荐 /2