在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 何平

[求助] Cadence环境下PLL中chargepump模块的PSS+PNOISE仿真

[复制链接]
发表于 2015-8-11 09:00:01 | 显示全部楼层
感谢楼主的分享,解决了我很多问题
发表于 2015-11-10 20:42:16 | 显示全部楼层
看看吧
发表于 2016-3-17 21:05:10 | 显示全部楼层
learning !!!
发表于 2016-4-10 10:25:32 | 显示全部楼层
学习了~~
发表于 2016-4-10 17:01:30 | 显示全部楼层
谢谢分享
发表于 2016-4-15 10:02:32 | 显示全部楼层
楼主有关于噪声仿真的详细资料吗?小白看不懂pss和pnoise的各个选项的含义啊
发表于 2016-9-23 16:40:08 | 显示全部楼层
回复 12# 何平

动态输出电流毛刺大,主要是因为上下两条支路的响应速度不匹配,这样就会有差值电流(也就是毛刺)流到电容上,解决办法主要是调节上下支路管子的尺寸,想办法让上下支路的响应速度解决,那样动态毛刺就可以减小
发表于 2016-10-16 14:27:31 | 显示全部楼层
请问一下PFD+CP+LPF又改如何仿真?LPF输出端不知要不要加dc电压源?
发表于 2017-3-19 17:15:18 | 显示全部楼层
学习一下
发表于 2017-4-12 22:34:54 | 显示全部楼层
学习一下,感觉大家开始做的时候都会遇到这些问题
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-4 11:22 , Processed in 0.022619 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表