奇怪的芯片问题

hszgl · 发表于 2016-10-13 12:08:22

回复 27# silverpuma

看到你贴的电路图了，模型名称是看的出来的。1u40v的工艺吧，我们也用。当时画版图的时候我就很纳闷zener的最外环（相当于集电极）怎么接，不过因为我都是反偏的，没遇到这种问题。
这次xiaowanzi88难得上次干货，收藏了。

silverpuma · 发表于 2016-10-13 14:13:42

本帖最后由 silverpuma 于 2016-10-13 14:31 编辑

回复 21# xiaowanzi88

出问题的工艺Zener图？

没有出问题工艺的Zener图
等FIB做完后我会给出结果。

xiaowanzi88 · 发表于 2016-10-13 15:05:41

回复 32# silverpuma
BN端的电位接哪里了?

silverpuma · 发表于 2016-10-13 15:47:03

本帖最后由 silverpuma 于 2016-10-13 15:56 编辑

回复 33# xiaowanzi88

悲剧了，做了FIB把电压降了一个Dz，没有改善，一样的。P+和NWELL里面的N+接一起，BN应该是通过NWELL接在一起了。

xiaowanzi88 · 发表于 2016-10-13 16:01:48

回复 34# silverpuma

能把FIB方案贴上来吗?

silverpuma · 发表于 2016-10-13 17:51:10

回复 35# xiaowanzi88

FIB方案见上图，短路之后VCC电源电压下降了，但是还是没有解决问题，不知道这样是不是你的原意？
另外那个电阻的大小对VCC的驱动能力有无影响啊？

bright_pan · 发表于 2016-10-14 14:29:08

觉得xiaowanzi88的分析很有道理；怎么没有效果？ FIB确认成功了吧？

你有没有测试功耗，电流上分析有没有什么特别，相比于仿真？

silverpuma · 发表于 2016-10-14 16:01:48

本帖最后由 silverpuma 于 2016-10-14 16:06 编辑

回复 37# bright_pan

确认做成功了，VCC的电压值直接下降了0.6V~0.7V，但是没有改善。我只能通过基准叠加噪声、VCC叠加噪声和输出频率的抖动范围来进行前者和后者的对比。对了，忘记说一下，那个电路里面的接VCC的电阻，提图的时候别人有四根串联电阻，短掉最上面两根，但是明显不是dummy用的。

hszgl · 发表于 2016-10-14 17:34:57

回复 38# silverpuma

打个岔，你们的三个Zener没做在一个nwell里吧？

peterlin2010 · 发表于 2016-10-15 10:20:17

这类 zener model会准吗? i-V curve 多大电流会垫高电压?? -40 ~150 temperatur 下ZENER 会如何?
一般BCD 工艺应该很多拿ZENER当 GATE CLAMP

[求助] 奇怪的芯片问题

站长推荐 /2