在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: interlm

[求助] 请问一下systemverilog 断言中assume 和assert的区别

[复制链接]
发表于 2016-9-22 17:54:00 | 显示全部楼层
SystemVerilog 上的解释:
The immediate  assume statement specifies that its expression is assumed to hold. For example, immediate
assume statements can be used with formal verification tools to specify assumptions on design inputs that
constrain the verification computation. When used in this way, they specify the expected behavior of the
environment of the design as opposed to that of the design itself. In simulation, an immediate assume may
behave as an immediate  assert to verify that the environment behaves as assumed. A simulation tool shall
provide the capability to check the immediate  assume statement in this way.


仿真时,assert与assume用途一样
形式验证时,assume可用于约束DUT的输入,用于过滤不需要的时序组合
发表于 2016-9-22 17:56:32 | 显示全部楼层
回复 11# timxavier

6楼的例子就是这样assume用于约束p,防止状态爆炸
发表于 2016-9-27 10:26:06 | 显示全部楼层
回复 1# interlm


    LOUZHUJIAYOU
发表于 2016-9-29 00:49:55 | 显示全部楼层
assume 相当于约束, 就是假设条件成立
发表于 2020-10-30 21:51:49 | 显示全部楼层
形式验证时,assume可用于约束DUT的输入,用于过滤不需要的时序组合
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 00:50 , Processed in 0.019563 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表