关于xilinx ise14.2的2个DCM串联的使用问题

chang75161 · 发表于 2016-8-8 16:41:31

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

wire clk54M;
wire clk1;
clk uut_clk (
.CLKIN_IN(clk27M_in),

.CLKDV_OUT(clk13_5M),

.CLKFX_OUT(clk1),
.CLKIN_IBUFG_OUT(),
.CLK0_OUT(clk27M),
.CLK2X_OUT(clk54M)
);

wire clk2;
assign clk2=clk1;

wire fcclk1;
clk1 uut_clk1 (
.CLKIN_IN(clk2),
.CLKFX_OUT(fcclk1),
.CLKIN_IBUFG_OUT(),
.CLK0_OUT()
);
这个是我利用ip核做的DCM模块，
但在布局布线出现了如下错误：
NgdBuild:770 - IBUFG 'uut_dds/uut_clk1/CLKIN_IBUFG_INST' and BUFG
'uut_dds/uut_clk/CLKFX_BUFG_INST' on net 'uut_dds/clk1' are lined up in
series. Buffers of the same direction cannot be placed in series.
ERROR:NgdBuild:924 - input pad net 'uut_dds/clk1' is driving non-buffer
primitives:
pin O on block uut_dds/uut_clk/CLKFX_BUFG_INST with type BUFG

求教该如何解决呢，，一个dcm无法产生我要的时钟，我要利用2个来实现，跪求大神解答