PLL锁定后vco控制电压的问题！！！

fuyibin · 发表于 2016-7-5 10:38:04

不是要看vco频率的ripple，要看ref clock 频率，也就是PFD频率
看charge pump的up/down

univerw · 发表于 2016-7-5 12:13:06

回复 6# 1261015620

Vcontrol变化会引起spur。另外，我有没有做过PLL不重要~

1261015620 · 发表于 2016-7-6 10:01:56

回复 11# fuyibin

vtune上面频率等于PFD输入频率的ripple的确会引起VCO输出频谱两侧出现参考杂散。不过如果vtune电压一直在某一小范围内变化呢，会不会引起VCO输出频谱的中心频率一直在变呢？我说的这个小变化不是ripple哈~

1261015620 · 发表于 2016-7-6 10:04:02

回复 12# univerw

VCO控制电压上出现规则的纹波是会引起参考杂散，但如果是像我这种毫无规律波动呢？

jiajie109 · 发表于 2016-7-6 10:11:52

这是正常的，从图上看这些都是很低频的波动，滤波器滤不掉的。也可能和VCO的线性度有关。

1261015620 · 发表于 2016-7-6 10:19:13

回复 15# jiajie109

您这句“和VCO线性度有关”倒是提醒了我...因为VCO各点处斜率其实是有区别的... 这种现象属于正常现象，就是说它不影响VCO输出频率的纯净度对吗？

sokiphon · 发表于 2017-6-30 15:05:56

不知道你后来是怎么解决的？我也遇到这样的问题，整个环路的设置在matlab建模中都没有问题，相位欲度是60，KVCO=60，输出频率是36M，如果抖动有1mV，精度太低了，肯定是有问题的。CP和PFD的范围都没有问题，DN和UP的sink和charge电流误差在一个cycle中平均都是100pA级别的，不知道是哪里问题？

lenovour · 发表于 2017-6-30 22:00:33

你可以画一个眼图看一下它对jitter的影响。我感觉是仿真器问题。

tang66521 · 发表于 2017-11-10 16:57:47

是小数分频吗感觉像是小数分频的原因，相位变化比较大

haichao89 · 发表于 2018-3-2 16:57:13

回复 17# sokiphon

问题解决了吗？

[求助] PLL锁定后vco控制电压的问题！！！

站长推荐 /1