PLL锁定后vco控制电压的问题！！！

1261015620 · 发表于 2016-7-4 14:47:22

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

时域仿真设计的PLL，观察VCO的控制电压，如图所示。粗看感觉还不错，可是如果放大了看，会发现vco控制电压还是一直在变化，变化的范围大约有0.xmV~1mV左右。请问各位：1. 这种现象正常吗？是不是正常情况下应该锁定后就不会变了，变成了一条具有周期性纹波（但是纹波非常小）的类似直线的样子？2. 我仿真的这种现象，会对输出频率造成哪些影响呢？是输出频率一直在变，还是相位噪声会高？

QQ图片20160704144224.png

1261015620 · 发表于 2016-7-4 14:49:56

不好意思，刚才上传的图片不清晰，重新上传一下：

scpuke · 发表于 2016-7-4 19:08:29

用conservative精度试试，估计只是仿真误差

1261015620 · 发表于 2016-7-4 20:20:24

回复 3# scpuke

感觉应该不是仿真精度的关系吧，我的Accuracy Defaults这没有选，Options里面time step parameters的step和maxstep都设为了0.03ns，这个精度按理说应该足够了吧。（整个pll里面最高频率为3G）

univerw · 发表于 2016-7-4 20:57:42

感觉正常现象

1261015620 · 发表于 2016-7-4 21:05:40

回复 5# univerw

您有没有做过PLL呢？这种现象会影响VCO输出信号的中心频率还是它的的相位噪声？或者基本不会有什么影响？

fuyibin · 发表于 2016-7-5 08:05:10

本帖最后由 fuyibin 于 2016-7-5 08:08 编辑

正常现象，放大了看都会有ripple
自己算一下频率/周期变化有多大，电压*Kvco
仿真器误差，cp mismatch都会使得up/down pulse产生，如果不产生up/down怎么能正常工作呢
不过这些仿真中出现的比起实际中那些jitter带来的up/down都是小case

bright_pan · 发表于 2016-7-5 09:59:51

应该是正常的，PLL锁定本来就是一个动态的过程。
不过如果你什么都设置定好的话，仿真应该能看到一个周期性的波动，虽然很小，但应该是有的。

1261015620 · 发表于 2016-7-5 10:01:24

回复 7# fuyibin

首先谢谢您的回答。  1.您说的ripple应该是下图中所示的这种现象，把时间轴也拉开，可看到VCO控制电压上面有频率等于VCO输出频率的ripple，不过这个ripple的幅度只有约十几个uV，幅值很小，而且这种ripple应该是属于正常现象。
  2.我在2楼展示的图想说的意思是，它从40us到170us这样一个很长的时间区间内一直在乱七八糟的上升下降，这个浮动的范围有约1mV（如2楼图所示），这个变动应该不是ripple，因为它的变化很没有规律。而上面说的ripple在这么长的时间区间内应该可以看作是2楼图中那条在乱跳的线的粗细。也就是说，我想问的是，这条粗细为十几uV（ripple大小）的线，在1mV的范围内跳动，属于正常现象吗？会对输出频率造成哪些影响呢？
  3. 我的仿真步长设置的是pll里面频率最高的信号周期的十分之一，这个精度感觉应该足够了呀，会是仿真精度导致的误差吗？要不要把步长再减小试试呢？
  说的有点多，恳求您能百忙中抽出时间帮我解惑，小弟感激不尽~

1261015620 · 发表于 2016-7-5 10:05:09

回复 8# bright_pan

您可能也误会了我说的意思，麻烦您看一下我在9楼回复的内容哈~

[求助] PLL锁定后vco控制电压的问题！！！

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1