笔试题，求大神解答，弄不懂什么意思

battyson

A时钟域工作在1Mhz，B时钟域的工作频率在（100Mhz,200Mhz）范围，具体的工作频率不定，两个时钟域是非同源时钟；B时钟域有一个单周期脉冲信号（这种脉冲出现的频率非常低，低于10hz）需要传输到A时钟域，在A时钟域恢复出等于A时钟一个周期长的脉冲信号；用verilog写出实现代码。
PS：主要弄不懂要干什么，没有一点思路

菜鸟要飞

时钟域转换，从快时钟域转到慢时钟域，用FIFO就可以

杰克淡定

搜索我最近发的帖子：verilog基本电路设计之一（单bit跨时钟域同步）

battyson

回复 3# 杰克淡定

恩 我去看看  谢谢大神

battyson

回复 3# 杰克淡定


找不到呢，给发个衔接好吗，

杰克淡定

回复 5# battyson

没用过论坛搜索功能？上排“搜索”按钮就是了。 链接如下：

   http://bbs.eetop.cn/thread-605419-1-1.html