关于PLL的设计，大家是否用cppsim工具

胭脂盗 · 发表于 2016-6-23 15:43:41

您需要登录才可以下载或查看，没有账号？注册

×

新手小白，是直接用Verilog—A建模，还是用cppsim先做一些仿真？求用过的大神给点cppsim经验

wandola · 发表于 2016-6-23 17:57:00

一般是先读书。。。

胭脂盗 · 发表于 2016-6-24 09:28:19

回复 2# wandola
大神用过cppsim吗，这个软件帮助大吗

rong00i8 · 发表于 2016-6-24 10:15:50

都可以

jamesccp · 发表于 2016-6-24 16:53:24

CPPSIM的学习过程，也是PLL理论的学习过程

xiaoguan82 · 发表于 2016-6-24 17:17:13

回复 1# 胭脂盗

我搜论文的时候，感觉VERILOG-AMS和MATLAB是主流，只有一篇讲CPPSIM，这个东西与CADENCE结合不紧密

hughhuang · 发表于 2016-6-25 10:48:28

工具都是来帮助你学习的，是为了验证一些东西，并不能教会你什么，还是要多看书看资料

胭脂盗 · 发表于 2016-6-25 15:36:56

回复 5# jamesccp

那我花点时间研究下cppsim，暂时不太想学MATLAB

胭脂盗 · 发表于 2016-6-25 15:37:58

回复 6# xiaoguan82

可是不太想用MATLAB，不知道cppsim容易学不

胭脂盗 · 发表于 2016-6-25 15:39:42

希望用过的大神来指导指导哈，做过pll的大神也谈谈关于pll的建模吧

账号		自动登录	找回密码
密码			注册

[原创] 关于PLL的设计，大家是否用cppsim工具