GND PAD问题

梅希 · 发表于 2016-5-27 09:32:03

可能你们用到了两种地（例如GNDA/GNDD)，但最后只连出来一个地，做一个封装

梅希 · 发表于 2016-5-27 10:09:29

有可能你们DE设计了两种地，最后只有一个总的地连出来，做一个封装！

Rucas · 发表于 2016-5-27 15:19:43

回复 7# tcx963258

有些PAD是做在IO一起的（这要看你们使用的IO是谁提供）。还有一个，多加一个PAD怎么和土豪联系上了？PAD和土豪有半毛钱关系吗？？

fzu_physics · 发表于 2016-5-27 15:25:42

回复 14# Rucas

多加一个PAD 面积就增大了呀

Rucas · 发表于 2016-5-27 15:32:19

回复 15# fzu_physics

谁说多加一个PAD面积就会增大了？

DUP结构没见过吗？？

fzu_physics · 发表于 2016-5-27 15:38:34

回复 16# Rucas

我是指不用CUP结构，多增加一个PAD 面积会变大，而且CUP结构对ESD影响很大啊，以前做的项目用CUP 结果ESD fail ，不用CUP就好好的

fzu_physics · 发表于 2016-5-27 15:38:42

回复 16# Rucas

我是指不用CUP结构，多增加一个PAD 面积会变大，而且CUP结构对ESD影响很大啊，以前做的项目用CUP 结果ESD fail ，不用CUP就好好的

kopzinc · 发表于 2016-5-27 15:52:38

回复 18# fzu_physics

CUP为啥会影响ESD level ---

kopzinc · 发表于 2016-5-27 15:54:22

回复 11# tcx963258

没看懂你的说法--- 好多项目都是core limit，基本不多加个IO，也要加IO filler了。这和土豪有啥关系

Rucas · 发表于 2016-5-27 16:07:55

回复 18# fzu_physics

DUP结构可能会对ESD有一点影响，但是不会像你说的那么严重，

而且，就算不用DUP结构，多加一个PAD也不会影响CHIP Size。除非你们是做那种极小Size的电源之类的芯片。。

[求助] GND PAD问题