急~~ADC中S/H（采样保持）电路的问题

zhangyutong1225 · 发表于 2016-4-12 11:30:12

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

小弟最近在弄一个S/H电路最后出来的波形不对调了好几天了整个人都不好了各位大大能不能帮我看下哪出问题了电路仿真图如下

S/H电路

正半周期波形

负半周期波形

感觉第一个半周期波形还能看出点样子，然后接下来就感觉采样保持的波形跟输入波形比有延迟而且还不降到0

zhangyutong1225 · 发表于 2016-4-12 11:36:45

第二个图跟第三个图是分开的不是合在一起的

billlin · 发表于 2016-4-12 13:45:31

4個可能 :
(1) OTA Slew Rate Not Enough, Current too small
(2) OTA Settling time Not Enough , means unity-gain frequency too low frequency
(3) Clock need non-overlap Clock
(4) ALL Switch Resistance need small enough , means MOS Width need Big enough

philosics · 发表于 2016-4-12 14:33:33

楼上正解从图上看个人感觉（1）（2）可能性比较大

zhangyutong1225 · 发表于 2016-4-12 15:10:35

本帖最后由 zhangyutong1225 于 2016-4-12 20:21 编辑

回复 3# billlin

非常感谢，我刚刚把开关调了一下电路图变成这样了

是不是还是需要调开关，还是OTA的问题呢？

这个是输入1Mhz摆幅1V的图

zhangyutong1225 · 发表于 2016-4-12 15:16:44

回复 4# philosics

刚刚把开关调了一下波形能降到0了峰值也能到了就是波形不正常

侯门似海 · 发表于 2016-4-12 15:32:20

可以把采样频率降低，看下是不是前面两个的问题吧

zhangyutong1225 · 发表于 2016-4-12 19:44:38

回复 7# 侯门似海

非常感谢！我刚把采样周期加大波形还是不对，我怀疑就是开关的问题，但是自举开关里面管子太多了（我用的是没改进过的经典的那个）我不知道调哪个。。本人还是本科第一次cadence上做东西运放还行对自举开关这种东西完全是不懂。。。可以的话能不能指点一下。。。

grace1100 · 发表于 2016-4-13 09:22:07

共同学习

billlin · 发表于 2016-4-13 09:41:31

一定是 OTA Slew Rate 還是不夠,
運放的Current 與 MOS Width 要加大啊!
您可以觀察振幅比較小的地方已經在Hold mode Interval 是DC 了,
而在震幅比較大的地方,Hold Mode Interval 沒辦法維持DC.

[求助] 急~~ADC中S/H（采样保持）电路的问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1