可综合I2C从机verilog模型

quantumdot · 发表于 2015-9-19 21:19:45

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

可综合I2C从机模型，代码精炼，满足7bit寻址I2C协议不同的测试平台需要注意双向口的设置
附件为ISE 14.7下single device测试，SDA采用I/O，cadence下加上拉电阻，SDA变更为标准IO
唯一缺点：主机读完数据后必须发送高电平（No ACK）以结束进程，否则总线会被一直拉低直到RST信号改变，大家也可以提提意见如何修改在读完后主机发送低电平（ACK）时也能正常退出以提高抗干扰能力

i2c.rar (5.19 KB, 下载次数: 470 )

感兴趣的可以看看，大家多交流下，顺便向大家请教纯数字里含有上拉电阻的双向口处理

yellowapplet · 发表于 2015-9-25 01:11:33

谢谢分享

quantumdot · 发表于 2015-9-26 21:14:33

回复 2# yellowapplet

使用有问题吗？

petrel87 · 发表于 2015-11-12 10:43:17

谢谢大哥分享。拜读

petrel87 · 发表于 2015-11-12 11:18:59

编译了一下。这里存在很多在Module中定义为输出端口，在内是寄存器型，并直接assign赋值的，通不过。求大神解决

quantumdot · 发表于 2015-11-13 18:12:15

回复 5# petrel87

i2c_source.tar.gz (2.46 KB, 下载次数: 100 )

IP_I2C.docx (367.21 KB, 下载次数: 91 ) 上次的代码测试多器件失效，更新了一下，详细见附件（有问题麻烦及时反馈），请注意修改SDA端口定义以适用于自己的编译环境，另外代码只是I2C的传输协议，只提供8bit指针地址和16bit总线，其它组件诸如地址译码/读写控制等需要自己来完成