在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5028|回复: 11

[求助] ADC结构选择问题

[复制链接]
发表于 2016-3-28 12:06:22 | 显示全部楼层 |阅读模式
50资产
本帖最后由 723241081 于 2016-3-28 15:52 编辑

想做一个低速(<1M),中等精度(8~10)ADC要求:1.使用电阻
         2.能实现,易实现
        3.面积不要太大就可以。


请问用何种结构ADC比较好呢?

最佳答案

查看完整内容

全电阻匹配性太差
发表于 2016-3-28 12:06:23 | 显示全部楼层
全电阻匹配性太差
发表于 2016-3-28 12:44:05 | 显示全部楼层
卖一个.18um的IP给你,SNDR绝对是业界标杆。6w usd.
发表于 2016-3-28 15:28:18 | 显示全部楼层
Study Capacitor Type SAR ADC
 楼主| 发表于 2016-3-28 15:53:07 | 显示全部楼层
回复 3# billlin


   谢谢,但是只可以用电阻,请问SAR 可以用电阻做吗?
发表于 2016-3-28 16:24:13 | 显示全部楼层
可以用電阻 (DAC),

但您的輸入頻率只受限於 DC 或 <10KHz的訊號

您要做一個Sample and hold 電路 與一個比較器 與 SAR Logic.

但這個架構的缺點是輸入頻寬很低喔!

只能到10KHz甚至更低

Example:

Input sin wave 1KHz ENOB is 7.5-bit,

10KHz 會降到 ENOB <6-bit喔!

所以一般使用電阻的SAR ADC ,

應用上都用在輸入訊號是DC , 或訊號頻率  < 10KHz.

R Structure use R-2R Structure
 楼主| 发表于 2016-3-28 19:03:42 | 显示全部楼层
回复 5# billlin
谢谢您,您的意思是使用电容DAC的话,可处理信号的带宽会变大?能否说下电阻输入信号频率为什么会变差吗?谢谢!
发表于 2016-3-28 19:48:36 | 显示全部楼层
sar ADC
发表于 2016-3-28 19:50:14 | 显示全部楼层
高6位电容,低四位电阻,同步saradc,标准结构就可以了。
 楼主| 发表于 2016-3-28 20:21:57 | 显示全部楼层
回复 8# bright_pan

您好,全电阻的怎么样?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 06:41 , Processed in 0.022009 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表