rom bist仿真问题

liqiang998

请教大家，
   在用mbistarchitech插入rom bist到顶层的时候，发现rom bist的状态标志位（fail_h)，没有自动连接到顶层端口，这导致生成的pattern根本没期望这个标志位
   没期望的话，ROM bist测试不是没有意义了吗？
   并且这个fail_h标志位不是从controller过来的，而是从collar来的
   看了文档，好像是说工具会自动连接controller的端口到顶层，而没有提及collar模块
   怎么样判断ROM bist测试过了还是没过呢？
   谢谢大家

eda—wdy

你是不是用的insertion mode我
只是简单生成了rom bist没有fail信号，这怎么解释呢  我猜想signature的比较是在ATE上进行的
可是你的却有  就又不懂了  一起交流下吧

mindy_xj

是啊，我产生的rom的mbist电路中是没有fail信号的，不知道你是怎么产生的

liqiang998

回复 3# mindy_xj


    rom bist那层确实没有fail_h标志位，但是在它的子模块有fail_h标志，并且是浮空的。
    我现在的做法是手动把子模块的fail_h拉到顶层，然后在pattern里期望。不然patten里没有期望，仿真有什么意义呢？
    我也是新手，大家多交流交流，共同进步

mindy_xj

回复 4# liqiang998

    大家交流下。
    对于rom测试，fail_h是没有什么特别的意义的。测试结果（rom的初始值经过算法压缩出的32位或者64位的向量值）是一串向量，经由san_out送出去，再与你自己期望的正确值来比对，从而得出测试是正确还是错误。
    我在做rom的mbist的时候，没有管fail_h这个信号，数据的比对是在外部来完成的。

UCAS_yuhj

对的，在做rom bist的时候，fail没什么意义，ATE输出后对比misr_dataout与misr_scan_out就应该可以了。

laurancy_gan

赞同楼上。rom有bist done，但是rom的bist ok是在cp测试过程中，通过机台读reg值来check的

hzsunw

:):):):):):):)

hzsunw

:):):):):):):):):)

hzsunw

:):):):):):):):)