ADC的外部输入阻抗对ADC有什么影响？

istart_2002 · 发表于 2016-3-22 16:49:54

ADC的外部输入阻抗对ADC有什么影响？采样开关电阻怎么确定呢？
QQ截圖20160322164532.png

stm32f103中文资料.pdf (1.85 MB, 下载次数: 13 )

kwankwaner · 发表于 2016-3-22 16:49:55

回复 15# istart_2002

是的

fightshan · 发表于 2016-3-22 20:42:03

TS是什么·······

iamshuang2013 · 发表于 2016-3-23 03:05:13

取决于 tracking error. 输入阻抗越大，带宽越低， settling 时间越长。这样高频时采样的误差越大，精度越低。

istart_2002 · 发表于 2016-3-23 08:55:52

TS是什么·······
fightshan 发表于 2016-3-22 20:42

登录/注册后可看大图

看datasheet里，好像是指周期的个数~
QQ截圖20160323090056.png

billlin · 发表于 2016-3-23 08:58:49

樓上大大是正解

istart_2002 · 发表于 2016-3-23 09:29:10

取决于 tracking error. 输入阻抗越大，带宽越低， settling 时间越长。这样高频时采样的误差越大，精度越 ...
iamshuang2013 发表于 2016-3-23 03:05

登录/注册后可看大图

什么是tracking error？

istart_2002 · 发表于 2016-3-23 09:29:46

樓上大大是正解
billlin 发表于 2016-3-23 08:58

登录/注册后可看大图

为什么输入阻抗越大，带宽越低？

fightshan · 发表于 2016-3-23 09:53:09

为什么输入阻抗越大，带宽越低？
istart_2002 发表于 2016-3-23 09:29

登录/注册后可看大图

开关电容式的采样保持电路可以看成是一个R-C低通滤波输入电阻越大这个低通滤波器的RC常数越大 3dB带宽越小采样值的稳定时间越长公式里面那个ln不知道怎么来的但很明显2^(N+2) 是和LSB/4相对应的

kwankwaner · 发表于 2016-3-23 10:58:17

输入通过Rain+Radc对Cadc充电，构成1阶低通滤波，时域传输函数为Vsample=Vin（1-e‘-t/tao）,其中tao为时间常数（Rain+Radc）Cadc，所以如果当TS个ADC时钟内必须建立到相差不小于1/4LSB的精度，deltaV/Vin=(Vin-Vsample)/Vin=e'-t/tao<1/2'(N+2)推出t>tao*ln(2'(N+2))/Ts，吧tao=（Rain+Radc）Cadc带入即可得到你问的结论

[求助] ADC的外部输入阻抗对ADC有什么影响？

最佳答案

相关帖子

站长推荐 /1