超高速的SAR ADC

kwankwaner · 发表于 2016-1-15 22:51:05

回复 4# zhangmaolin1991

40nm，dff翻转需要几十ps，假设50ps，625M一共1600ps，算9个周期，那么是170ps左右，每个周期最多要两个dff时间，还剩70ps，我看瓶颈已经不在dff了。
timeinterleave可以是单通道啊，不然我看很难可靠的实现

vdslafe · 发表于 2016-1-15 22:59:47

回复 11# kwankwaner

如果每周期要耗两个dff 时间，这真没法干了。要优化逻辑：-）

kwankwaner · 发表于 2016-1-15 23:03:39

回复 12# vdslafe

要么1个要么2个，难道还有半个？

vdslafe · 发表于 2016-1-15 23:05:15

回复 13# kwankwaner

看你咋做了，呵呵

kwankwaner · 发表于 2016-1-15 23:06:10

回复 14# vdslafe

谢谢，呵呵

adcer · 发表于 2016-1-24 20:40:58

这指标还要啥dff

zhangmaolin1991 · 发表于 2016-1-26 14:49:05

回复 16# adcer

那应该怎么做。。

adcer · 发表于 2016-1-27 10:41:36

回复 17# zhangmaolin1991

几个比特用几个比较器，然后做offset校准

semico_ljj · 发表于 2016-1-27 12:30:34

回复 6# vdslafe

可以嘛

momingdewo · 发表于 2016-1-29 10:02:46

Time-interleaved结构可以，但是校准会比较麻烦。单个SAR的结构，近几年的国际水平大约6bit 1.25G，大约一次比较130ps左右。常用方法是asychronous logic+传输门逻辑。可以参考Oregon state university和IBM的论文。tsmc 40nm工艺不错，阈值很小，
当然，有更先进的工艺更好了。

[求助] 超高速的SAR ADC

站长推荐 /2