面试的时候遇到的一个题

aznsj

回复 21# hehuachangkai


   你看电路看的不够细啊。工程师同志。 正负接反了。

我为自己袋盐

输出阻抗就是PMOS和下面一串NMOS和电阻的并联么……。vout是等于vref的。只要mismatch好就可以等于。

hehuachangkai

回复 31# aznsj


   好吧，你定要说我错的话。。。大眼一看就知道是负反馈。。 这么多工程师。。

fightshan

回复  hehuachangkai


   你看电路看的不够细啊。工程师同志。 正负接反了。
aznsj 发表于 2015-12-10 03:04

                               
登录/注册后可看大图

   求指点此电路的工作原理，这帖子跟了几页了也没见说清楚的，也许是自己太low看不懂···

hszgl

回复 33# hehuachangkai


    是不是负反馈，其实信息还不够。N管栅极电压升高，I增大，R上压降VR增大但Vdsn降低，所以VR+Vds是增大还是减小就要更多的信息才能确定。
    取一种特殊情况，VGS增大，Ids被p管钳制不能继续增大，所以VR没有变化，Vdsn降低，这样就是正反馈了。

    根据以上有限的信息看，正反馈的可能性大一点。

xiaruiwei

个人愚见  输出支路实际上就是上下两个电流源进行匹配，而中间级的作用就是来使得上下两个进行匹配。之所以不把运放放在输出支路上，这一点我不理解。  还有就是你说Vout产生原理，我想是这Vout正常工作下只有一个工作点，你可以根据公式来算出来。。哈哈。。。菜鸟愚见

fightshan

这不是MTK的题么。
visn 发表于 2015-12-7 22:41

                               
登录/注册后可看大图

   你怎么做的？

JTR6907

输入级基准电流通过二极管链接的NMOS进来没问题，中间运放那一级的ac输出阻抗确实是被环路减小了。但是输出级阻抗就是上下ac阻抗并联。

输出级的G。D。S如果没有失配的话是完全复制中间级的。加输出级这样可以隔离输出负载（如果有的话）和中间级。

但是有两个问题：1）为啥要在D端用R而不是S端。2）中间级就算是负反馈~这样接稳定吗？

huangniuniu

OP + Current mirror, if vout=vref, then coscade current.