Virtex-II 配置回读问题

holliwood · 发表于 2015-11-1 00:05:35

这个就帮不了你了，我只做过仿真，你约束试试看吧，按照手册上来肯定可以弄出来，部门有做过selectmap回读的系统

zaner · 发表于 2015-11-1 09:08:21

回复 31# holliwood
恩恩，好的，谢谢你啦，已经帮了很大忙了~我自己在琢磨琢磨~~

zaner · 发表于 2015-11-1 21:21:07

回复 31# holliwood

师父~你好，我回读几个寄存器时候，虽然读出来数据不完整，但是也读出来部分了，见11楼寄存器回读。既然可以读出来寄存器，那么是不是说明我的读写时序应该是没问题呢？

holliwood · 发表于 2015-11-2 21:30:06

我觉得你busy cs_B和RDWR没处理好

zaner · 发表于 2015-11-3 10:56:20

回复 34# holliwood
可能是读写信号和时钟没有处理好，昨天我把时钟延迟20ns后，读出来了1407个32位格式数据，但是后面就读不出来了。
读出来1407个数据后面又是变成F9。。

zaner · 发表于 2015-11-3 16:02:51

回复 34# holliwood
你好~下面的回读时序图，是一个CCLK写一个8位数据还是两个CCLK写入一个8位数据。今天刚发现好像一个CCLK对应一个4位数据。

holliwood · 发表于 2015-11-4 21:43:42

一个CCLK对应一个8位数据，从仿真图上看配置用的是上升沿，读出数据是下降沿，你的读出的帧长和要读的长度设的算的对不对，而且你图上的那个2000貌似不太对，一般不是NOP 20000000么

zaner · 发表于 2015-11-5 10:18:48

回复 37# holliwood
里面的clk_rb是clk_4MHz延迟20ns后的时钟，clk_rb作为端口的CCLK用来配置数据，clk_4MHz是用来控制从ROM中读取配置命令以及CS_B和RDWR_B。35楼的2000数据是回读的数据，不是发送的NOOP，是配置存储器中的数据。我想在配置命令稳定时候用上升沿触发，所以把clk_4MHz延迟20ns，等数据保持稳定了，再用时钟写命令数据。虽然读出来好多数据，但是读到一半就出错，不知道是不是电路板的问题？

zaner · 发表于 2015-11-5 10:24:39

回复 37# holliwood
应该要读出10530个32位格式字，计算的应该没问题，发送的是48002922，可是现在只能读出来1500多个32位格式字，与rbb文件比对过，读出来的数据都是正确的。现在想不明白，既然已经开始读数据了，而且也读出来1500多个，中间是什么原因导致回读过程中断了？

holliwood · 发表于 2015-11-5 23:26:58

回读数据与rbd比较吧，这个错误过程就不清楚了

[求助] Virtex-II 配置回读问题

站长推荐 /2