在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: dongzz201

[原创] 16-bit split capacitor SAR ADC design , 预研

[复制链接]
发表于 2015-10-11 18:39:59 | 显示全部楼层
回复 10# CMOS永日
请问大大有木有关于校准的资料
发表于 2015-10-12 16:26:02 | 显示全部楼层
回复 11# zengyl


   请参考1984年HAE-SEUNG LEE的文章 A Self-Calibration 15Bit CMOS A/D Converter
发表于 2015-10-12 21:43:50 | 显示全部楼层
回复 12# CMOS永日

谢谢大大
发表于 2015-10-12 22:17:53 | 显示全部楼层
回复 12# CMOS永日

最好能是SAR ADC的
发表于 2015-10-13 09:42:01 | 显示全部楼层
回复 14# zengyl


   这个就是讲了SAR ADC电容校准的基本原理
发表于 2015-10-13 09:49:43 | 显示全部楼层
回复 1# dongzz201


   学习学习
发表于 2015-10-13 13:13:55 | 显示全部楼层
你要用split cap, 至少要分三段,应该是6+6+6,多了两个比特作为redundancy, 然后每段都要cal;

或者用pipelined SAR。

做好了直接发isscc.
发表于 2015-10-13 13:39:19 | 显示全部楼层
我也很有興趣
发表于 2015-10-13 14:19:15 | 显示全部楼层
关注关注
发表于 2015-10-13 20:10:36 | 显示全部楼层
回复 15# CMOS永日
没找到。。。是那种加了校准电容DAC的思想吗
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-21 02:10 , Processed in 0.021352 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表