SAR ADC matlab建模中的问题

天蓝Lenore

%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
%                  finite  bandwidth & slew-rate                   %   
%                       error calculation                          %
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
%                                                                  %
   deltaV=abs(threshold_id-threshold(i-1));
   slope=deltaV/tau;
   if slope > sr
        tslew=(deltaV/sr) - tau;
            if tslew >= Tmax              % only slewing
                error = deltaV - sr*Tmax;
            else
                texp = Tmax - tslew;
                error = (deltaV-sr*tslew)*exp(-texp/tau);
            end

   else
                % only exponential settling

    texp = Tmax;

    error = deltaV*exp(-texp/tau);
   end
   threshold(i) = threshold_id - sign(threshold_id-threshold(i-1))*error;

大神们能不能帮忙解释下，上面这段Approx代码的意思啊，这是在校正什么呢？

下面是这个函数的开头
function [counter,thresholds]=Approx_2_hl(input,nbit,f_bw,sr,f_s,v)
% input= input sample
% nbit=  number of converter bits
% f_bw=  DAC bandwidth [f_s]
% sr=    DAC slew-rate [V_fs/T_s]
% f_s=   normalized sampling frequency

zcg0697

运放的摆率会影响建立时间，最后稳定电压与理论值之间存在误差。

zcg0697

可以参考Data Converter一书

天蓝Lenore

回复 3# zcg0697


   好的，谢谢啦，最近也正在看书，这本书到手了，不过还没来得及看，后面好好学习下O(∩_∩)O~

天蓝Lenore

回复 2# zcg0697


   今天看到一篇清华的硕士论文，上面写着，运放结构的比较器可以分辨较小的输入信号，但速度较慢；Latch结构的比较器速度较快，但是只能分辨较大的输入信号。速度的快慢我明白，不过为什么说latch结构的比较器只能分辨较大的输入信号呢？望大神不吝赐教O(∩_∩)O~

pickpunk

回复 5# 天蓝Lenore


   因为 latch结构的比较器的输入失调电压比较大。

天蓝Lenore

回复 6# pickpunk


   恩，看到后面明白啦，谢谢咯O(∩_∩)O~

天蓝Lenore

回复 6# pickpunk


   对了，我看到了一个地方说，前置运放把信号放大到Latch能识别的幅度，Latch把信号放大到数字电路能识别的幅度。请问数字电路能识别的幅度大概是多少啊，或者说是什么数量级呢？

pickpunk

回复 8# 天蓝Lenore


    latch把信号放大到Vdd

天蓝Lenore

回复 9# pickpunk


   会有那么大呀？是因为输出非零（GND）即1（Vdd）吗？那如果输入信号大一些的话，那岂不是要被放大到好多个Vdd了？谢谢大神的指点，不过我还有点一知半解啊