分频时钟数据采集

谁枫而飘

在一个模块中有一个主时钟为clk_i，clk_o为clk_i的分频时钟，现在在模块中有2个端口，sdi和sdo。sdi需要在clk_o的下降沿采样。sdo需要在clk_o的上升沿输出。这样直接用分频时钟进行操作可以吗？
always@(posedge clk_o)
sdi_reg <= sdi;
always@(negedge clk_o)
sdo_reg <= sdo;
没有错这就是SPI的时序，就是不晓得到底该样采样和输出。

jun_dahai

BUS接口有自己的时钟，搞不清楚为什么使用其他时钟
哪怕是数据同步，也仅仅需要同步通过接口接受到的命令/数据就好了

谁枫而飘

回复 2# jun_dahai
    根据Spi的协议它是这样的啊，要在分频时钟的边沿操作，而且你说的我没有看懂，能详细点吗？

richardxingxing

都用内部那个2倍频时钟的上升沿就行啊

谁枫而飘

回复 4# richardxingxing


    怎么回事的啊？两倍频是怎么来的？如果不是2分频呢？能详细点吗？思考好久了

richardxingxing

回复 5# 谁枫而飘

举例 ：内部工作时钟100Mhz，接口时钟为它的二分频，接口数据用内部时钟的奇偶脉冲分别采样输出和输入

谁枫而飘

回复 6# richardxingxing
    感觉不太对啊，SPI的SCK时钟可能是起内部的2，4，6，，，，分頻啊，而且接口的SCK是由主机分频来的啊

polozpt

回复 1# 谁枫而飘


   如果是数据的中心对应sclk的上升沿的话，你的时序不对。