在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1843|回复: 2

[求助] PT中采用sdf flow,是如何check logic drc的呢,如max_tra这些违例【已解决】

[复制链接]
发表于 2015-9-2 21:07:36 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 jiazhang 于 2015-9-2 22:29 编辑

如果再PT中采用的sdf flow,就是用的是sdf来反标时序,而不是用spef这些文件,那么在PT中是如何check design rule violation的呢,如max_capa,max_transi这些
发表于 2015-9-2 22:16:24 | 显示全部楼层
sdf flow现在用的少了,主要是给前端做仿真用的

sdf确实不包含slew,load,cap这些信息,需要用额外的set_annotated_transition/set_load/set_resistance 来反标

所以还是spef flow简单些
 楼主| 发表于 2015-9-2 22:29:13 | 显示全部楼层
回复 2# icfbicfb

哦 原来这样! 谢谢版主
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-15 18:39 , Processed in 0.018898 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表