电容失配与pipeline ADC精度

xinleiye

回复 10# 雨丝
您好，请问这张图出自哪里啊

xinleiye

回复 10# 雨丝
请问，这幅图说的是电容失配对AD精度的影响么，为什么注释是电流标准差？

雨丝

   

回复  雨丝
请问，这幅图说的是电容失配对AD精度的影响么，为什么注释是电流标准差？
xinleiye 发表于 2015-8-19 11:38

                               
登录/注册后可看大图

5楼说的是对的，我说的这个是二进制结构的最小电容（current DAC ，SAR ADC等）。对pipeline line只有两个等值电容不适合。误导你了。

图出自 “An Accurate Statistical Yield Model for CMOS Current-Steering DA Converters”

Brock

误差的百分比换算成dB大概就是电容造成的误差能达到的精度，实际还要加上其他的噪声和干扰

曲杨

求助此图的蒙特卡洛仿真结果怎么出来的，这个仿真环境是否正确，仿真公式应该怎么写呢？

                               
登录/注册后可看大图

istart_2002

   

雨丝 发表于 2015-7-2 10:48
回复 5# goodsilicon

"10bit不需要0.1%，0.5%足够了。0.1%差不多可以做到14bit了。"请问这个如何得到的啊？20log(1/0.005)=46dB，接近8bit啊？为什么可以做10bit？

April1999

   

雨丝 发表于 2015-7-2 10:48
回复 5# goodsilicon

您好，想问一下这个图出自哪里？想详细看看这方面的知识。

microxie

   

雨丝 发表于 2015-7-2 10:48
回复 5# goodsilicon

有谁有这个图片相关的论文吗？不胜感谢。

EuclidO

   

雨丝 发表于 2015-7-2 10:48
回复 5# goodsilicon

请问这个是哪个论文上面写的？