时钟信号并不是一直保持一个周期要怎么进行约束呢？

lb_Mvp · 发表于 2015-7-27 22:03:13

您需要登录才可以下载或查看，没有账号？注册

x

这个时钟信号，每隔一段时间就出现一个周期的低电平。实际代码也有用到它的上升沿处理数据。

这样子的时钟要怎么约束呢？

我自己猜想是按照普通的时钟来约束，周期则用它的较小的周期。

不知道对不对呢？

voiluce · 发表于 2015-7-27 22:26:24

我自己猜想是按照普通的时钟来约束，周期则用它的较小的周期。
---
看和它相关的电路是怎么设计的，这个不能光看一个波形来决定。
要问相关designer .

lb_Mvp · 发表于 2015-7-27 22:35:21

回复 2# voiluce

您好，可以举一个简单的例子么？

voiluce · 发表于 2015-7-27 22:36:28

本帖最后由 voiluce 于 2015-7-27 22:37 编辑

回复 3# lb_Mvp

你都有波形，有代码。。。不应该来问我了。。。

－－－－

通常设计，按最短周期下约束，没问题。

sjtusonic · 发表于 2015-7-28 09:03:27

回复 1# lb_Mvp

这是某个cg输出的时钟吗？
你可以约束在cg之前

icfbicfb · 发表于 2015-7-28 13:37:22

-waveform写清楚啊，应该可以描述清楚的

lb_Mvp · 发表于 2015-7-28 18:53:45

回复 6# icfbicfb

waveform只能描述好占空比吧，时钟周期仍是固定的。但这个信号（spi_clk）是，保持一段时间的固定周期，突然来一段低电平，然后再回到固定周期的状态

icfbicfb · 发表于 2015-7-29 08:15:43

-edge ? -edge_shift ?

icfbicfb · 发表于 2015-7-29 11:16:39

我看了man create_clock
prompt> create_clock "u13/Z" -name "CLK" -period 25 -waveform {5 10 15 25}
-waveform可以描述整个clock 周期的情况的，

就是你这种后面有点特殊的情况，

xzjdlj · 发表于 2015-7-29 14:34:06

有点特殊啊

[求助] 时钟信号并不是一直保持一个周期要怎么进行约束呢？