在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1495|回复: 6

[求助] 几个sta中的概念问题 求帅哥美女解答

[复制链接]
发表于 2015-7-27 11:18:20 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
1。最小脉冲宽度的定义有什么意义么,我的意思是这个值是会造成电路时序的问题么
2。glitch detection。。同上
3。uncertainty time包含哪几个部分啊 是指jitter与 margin么
发表于 2015-7-27 11:28:17 | 显示全部楼层
uncertainty time在clock tree实现之前包含clock jitter,clock skew和additional margin
对于setup check 和hold check,后者uncertainty定义一般不包括jitter
 楼主| 发表于 2015-7-27 11:31:08 | 显示全部楼层
回复 2# IS_Kyle_
也就是说cts之后,clock skew的值已经确定 此时的uncertainty 仅仅指jitter 和margin了 是么?
发表于 2015-7-27 14:38:35 | 显示全部楼层
回复 3# 18345175021

Before clock tree synthesis, clock uncertainty is caused by clock jitter, which is the variation in the clock edge times of the source clock, as well as clock skew, which is the difference in clock arrival times resulting from different propagation delays from the chip’s clock pins to different sequential devices in the chip. After clock tree synthesis, with propagated latency, the tool separately accounts for uncertainty resulting from different propagation delays through the clock tree.
   
我的理解是,CTS之后,每条线路应该有不同的uncertainty,skew应该已经是确定值了,这时候的uncertainty应该主要是考虑单独每条线路上的延时不确定值,这个主要是受线路上buffer和combinational logic的latency不确定性影响,具体值是多少其实厂商会给,原理我们应该不用懂。
 楼主| 发表于 2015-7-27 15:16:20 | 显示全部楼层
回复 4# IS_Kyle_

谢谢 学习了
发表于 2015-7-27 16:35:17 | 显示全部楼层
glitch太窄会形成X态
发表于 2015-7-27 22:06:18 | 显示全部楼层
1。最小脉冲宽度的定义有什么意义么,我的意思是这个值是会造成电路时序的问题么
---
小于这个值的脉冲无法通过,一般经常出现在CTS上,
这个是必定要修的。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 09:24 , Processed in 0.020818 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表