求助：FPGA读写外部ram

kljun007

8#兄弟说的有道理，根据你写的，好像你想在wr为0时输出ram_data_bus_reg的值给ram_data_bus，但为1时'bz这种表示好像是错误的，b代表2进制，但z却使16进制的。

shuiwulingmeng

回复 7# xyflier

我用的是ise的RAM的IP核，但是也读不出数据，不知道是什么原因。。。求高手解答~

branch

assign ram_data_bus=wr?'bz:ram_data_bus_reg 弄反了吧

iamsocute

回复 12# shuiwulingmeng

你好我和您碰到了一样的问题
使用ise的RAM IP， 仿真没问题但是上板测试却读不出数来...
请问您有什么建议吗..

yifenglee97

不知道你说的外部ram是不是用杜邦线连的独立ram芯片，如果是的话，需要注意一下该型号芯片的时序；
不过看你这读写控制信号和片选信号都没连出去，不太像。