FPGA如何在一个制定范围产生一个随机数

glace12123

always @(posedge sys_clk or negedge rst_n)
begin
    if(rst_n == 1'b0)
        prbs_out <= #U_DLY 7'b1110_101;
    else
        prbs_out <= #U_DLY {prbs_out[5:0],prbs_out[6]^prbs_out[5]};

end

恭喜，你已经有一个周期为127的7bit伪随机序列了，它的本原多项式为 x^7 + x^6 + 1，每个时钟周期产生一个，如果要加范围，你可以再逻辑限定，多于某个值后者少于某个值，就给它处理了。
产生PRBS码要用的是LFSR，说白了就是N个移位寄存器，然后把某些寄存器的输出拿来异或，每个时钟周期每个寄存器输出的结果可以组合成1个数，做得烂，这个数就不变，做得好，可以产生2^N -1个大小顺序不同的数，而怎么找抽头，需要去看近世代数知识，寻找本元多项式~~~

huangxjmail

回复 1# xushuai_hit53


    我和楼主有着同样的需求，但是想来想去只能用除法器求余的办法来实现，太费资源，，不知楼主现在有没有更好的方法

xushuai_hit53

回复 22# huangxjmail


    也没有更好的方法，用逻辑生成太费劲了，我这个有上位机，最后在上位机做随机数，把这个数传到FPGA中。

huangxjmail

回复 23# xushuai_hit53


    上位机做速度不够，，目前我只能想到用除法器求余

辛中臣

x+random

a290727130

下来看看啊

孑然儿

使用多项式的方法好些，取位异或等。

无所谓

这个问题比较实在，有时候用的多，学习了

simuzi

$random %范围 不可以吗啊？

孑然儿

就是利用线性移位寄存器，求异或，多项式根据PN码的就可以。前段时间我刚用过。