请教大神这个电路的启动电路分析！！急！！！

jy913671844

就是这个电路图，其中MS2和M3是高阈值电压MOSFETs，其余管都是标准阈值电压MOSFETs，所有MOS管都工作在亚阈值区。小弟明天答辩，希望有人能帮我一把，跪谢了！！

低功耗CMOS电压参考源

jy913671844

为何人们看了不回啊。。。。好心塞，很急的

tmacguomao

如果Vref out 两支电流支路未启动，那么MS1、MS2、MS3的管子都没有开启。
那么Cs下端的电压会随着Vdd 一起升高，当达到MS0的阈值电压时，MS0的管子打开，会有电流注入到M3管子里，环路的正反馈使得Vref out的两支电流支路启动。

启动完成后MS1、MS2、MS3的管子都开启了，Cs下端的电压为零，关闭了MS0管子。

注意这个启动电路是一次性的，只在上电过程中有效。

jy913671844

回复 3# tmacguomao
谢谢大神解答~

jy913671844

回复 3# tmacguomao
为何MS2和MS1打开后，Cs的下端电压会拉低，不是应该和MS1的漏电压相等么？

seamasc1

回复 1# jy913671844

前面已经有人给出了启动电路实际工作过程。我再说说关于多稳态电路更深入的思考，电路的右半部分vref output是一个loop，该loop可能有多个稳定点，导致电路有多个工作点。所以必须增加启动电路。左半部分start-up也是一个loop，与右边loop并联后，总loop将只有一个绝对稳定点，这意味着电路只有一个工作点。


分析多稳态电路的通常做法是：将多稳态电路转变成单稳态电路（一般通过断环实现），然后使用dc sweep寻找可能的稳定点，再排除其中的亚稳态点，计算绝对稳定点个数。


具体到你的电路，在M4的gate节点处断环，将M4和MS3 gate合在一起，其它节点合在一起。然后做dc sweep即可。


最后来点广告^~^


推荐Sigma Delta ADC/DAC/PLL交流群:  317605756。
关注Sigma Delta ADC/DAC/PLL 建模/设计/仿真/测试/应用等问题的讨论交流。比如，
1). 系统建模与非理想分析
2). DT-CT转换
3). loop filter 设计
4). excess loop delay 补偿
5). multi-bit DAC线性化
6). audio and measurement ADC
7). 宽带CT-SDM
8). Decimation filter


欢迎各位加入 317605756，一起讨论技术，交流资料。

ripechicken

第二天答辩，头一天才问，强啊。

topf002

seamasc1 发表于 2015-4-21 21:29
回复 1# jy913671844

  前面已经有人给出了启动电路实际工作过程。我再说说关于多稳态电路更深入的思考， ...

这个最后稳定的点是怎么确定下来的