Capacitor less low drop out regulator (LDO)

hqiwei198 · 发表于 2015-3-12 10:02:54

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

最近在做LDO，发现很多论文什么的都是用的PMOS，用PMOS的话LDO的稳定性很差，需要接大电容。
今天看到Sansen书上比较PMOS和NMOS结构的篇幅，用NMOS的话稳定性更好，因为接NMOS是用的Source Follower没有gain。
我刚才画了个电路，仿真了一下，不同负载的情况下，电容只用了1p就有很好的稳定性了
既然这么容易就得到一个capacitor less的结构，那各种各样的论文上用的那些复杂的结构又是为什么。
这么简单就得到一个capacitor less的LDO，请各位帮忙看看是不是哪里出问题了。

以下是不同负载的仿真情况，负载电流从0.04mA到40mA的stability仿真，tran仿真也验证过了，没有起振

Schematic

Simulation

leelke · 发表于 2015-3-12 10:28:10

用NMOS做输出管，没有办法做到 low dropout, 所以大部分使用PMOS。NMOS结构本身就比较容易稳定，主极点由EA决定。

hqiwei198 · 发表于 2015-3-12 10:38:50

回复 2# leelke
谢谢回复！明白了，用NMOS的话，没法做到low drop。但是如果需要1.2V的输出电压的话，用3.3V的MOS管可以很轻松的设计1.2V的电源了，一般工艺库都会有高低电平的MOS管的，如果这样看的话，那么low drop out regulator最主要的意义是什么呢？（是当工艺不提供高电压MOS管的时候，比如130nm工艺，电压是1.2V,同时我也想用低电压的MOS管来做LDO，那我就给这部分提供1.4V的电压，然后LDO就可以输出1.2V了吗？）

mk2003 · 发表于 2015-3-12 12:31:33

40nm 一样有3.3 1.8 甚至5V的管子。没哪个成熟的工艺不提供到3.3的管子。这个就是传统的调节器，参考lm317 337一类的。

zhiwei0 · 发表于 2015-3-12 12:36:03

你说的好多，都被你说晕了。有时候LDO的输入是变化的，如果你的dropout太大，当输入过小后，就无法稳压了。

lionlinok · 发表于 2015-3-12 16:20:29

回复 3# hqiwei198

按照你说的，假如带40mA负载，3.3V转1.2V，输出效率只有1.2/3.3=36.36%.
如果用low drop显然效率提高很多。不知道是不是这个原因，所以有各种复杂结构加各种补偿，用PMOS管。

hqiwei198 · 发表于 2015-3-12 18:10:34

回复 5# zhiwei0

哈哈，不好意思啊！LDO一般也是电源输入，所以Vin实际上变化也不会很大影响Vout，应该是像六楼朋友说的，主要是lowdrop的效率更高。

hqiwei198 · 发表于 2015-3-12 18:11:48

回复 6# lionlinok

嗯，现在看来lowdrop的最大优势应该是效率高，一般都是90%以上，3.3V做1.2V的话，效率就太低了。不知道lowdrop跟highdrop（不知道有没有这种电路啊），除了效率上的差别，还有没有别的。

sea11038 · 发表于 2015-3-12 18:38:31

回复 8# hqiwei198

有高压LDO的，用跟随器结构

priestszpku · 发表于 2015-3-13 08:59:10

不是吧，3.3V转1.2V，不管用PMOS还是NMOS，效率都是1.2/3.3吧

应该是，如果你能确保你的输入电压足够高，那就好说。。。。

LDO，名字就是 low drop output。

[讨论] Capacitor less low drop out regulator (LDO)

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2